AG1280Q48是AGM FPGA中最具代表性的小封装FPGA
AGM FPGA因为开发简单,产品性价比高,受到了很多客户的欢迎。本文将分享一下AG1280Q48这个型号的一些产品特点。
AG1280 提供 QFN-48 6x6 和 QFN-32 4x4 0.8mm(实际 0.77mm)厚度者2种封装形式,具有超低成本和功耗。
该器件具有 1280 个 LUT 和最多 40 个用户 IO,提供 68Kbits 嵌入式块 RAM 和 10Kbits 分布式 RAM,每个器件一个 PLL 提供时钟倍频和移相,通过 JTAG 接口进行嵌入式 FLASH 配置,片上时钟发生器具有宽输出频率范围。
该器件是即时启动、非易失性、多重可编程架构,不需要外加配置芯片。该器件 提供仿真 LVDS 输出 (LVDS_E_3R)。
AG1280 售价极具竞争力,海振远科技提供了配套的开发板及相应的开发例程。
AG1280Q48产品特点小结:
1、AG1280Q48是AGM推出的一个经典型号,资源与ALTERA的EPM1270的逻辑资源是相当的,都有1KLE的逻辑资源。
2、AG1280Q48是QFN48封装,体积小,不需要外加配置芯片,非常适合对体积要求尽可能小的应用场合。
3、AG1280Q48的开发简单,通过AGM Supra软件建立Project工程,选择型号AG1280Q48,生成一个工程文件。该文件可以通过Quartus ii打开, 熟悉Quartus II的老铁,可以直接在Quartus ii软件进行编程和综合。 生成烧录文件和烧录程序到FPGA上则仍通过Supra完成,2者可以实现无缝衔接。
4、AG1280Q48的工作电压是3.3V,内核电压是1.2V,功耗低。目前应用在测量、光通信、视频拼接、消费电子和便携式手持设备等多个领域。
AG1280Q48量产已经超过了6年以上,以下是早期的产品图片。欢迎申请最新批次的器件做产品设计和评估。
AG1280Q48量产已经超过了6年以上,以下是早期的产品图片。欢迎申请最新批次的器件做产品设计和评估,使用方法或者AGM FPGA的快速入门,欢迎关注我们其他文章系列的分享。
AG1280Q48是AGM FPGA中最具代表性的小封装FPGA相关推荐
- 浅析SPI在FPGA中的应用
spi接口在FPGA中应用的要点 SPI(Serial Peripheral Interface)接口是一种同步串行通信接口,广泛应用于数字系统中,包括FPGA中.下面是SPI接口在FPGA中应用的要 ...
- 计算机的代表性产品,电脑展回顾 十款最具代表性存储产品
被誉为全球第二大,亚洲第一大IT盛会的台北国际电脑展(computex)于6月1日-5日举行.今年是台北电脑展30周年,参展商规模较往年都所有增加,诸多革命性新技术和新产品首次与世人见面.本文笔者就给 ...
- 盘点国内外25款备具代表性的协同办公软件
声明:本文为CSDN原创投稿文章,未经许可,禁止任何形式的转载. 作者:欧开磊 责编:钱曙光,关注架构和算法领域,寻求报道或者投稿请发邮件qianshg@csdn.net,另有「CSDN 高级架构师群 ...
- 阿里最新Java面试题,摘选最具代表性49题,看了答案也不过如此
本文转载自:阿里最新Java面试题,摘选最具代表性49题,看了答案也不过如此 不想当将军的士兵不是好士兵,不想成为架构师的Java程序员不是好程序员!为什么要成为架构师,为什么要进大厂? 那年十八 母 ...
- FPGA中LVDS差分高速传输的实现
低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术,从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差 ...
- FPGA中的Logic Cells, Logic Slices, Configurable Logic Blocks and Gates 的定义
一个逻辑单元(logic cell) 包含了一个查找表,一个触发器和与附近单元的连接电路.查找表使用组合逻辑实现了一个4输入的逻辑表达式(与,或,与非,加等). 一个逻辑片(logic slice) ...
- FPGA中实现对数运算
FPGA中实现对数运算主要有三种方法: (1)在外部直接算好对数值,按照数值范围做个表,存在ram里,到时候查表.为了减少表深度,提高资源利用率,可以考虑去掉部分低位数值,损失一定的精度. (2)使用 ...
- 赛灵思FPGA中的主要时钟资源介绍
把握DCM.PLL.PMCD 和MMCM 知识是稳健可靠的时钟设计策略的基础. 赛灵思在其FPGA 中提供了丰富的时钟资源,大多数设计人员在他们的FPGA 设计中或多或少都会用到.不过对FPGA设计新 ...
- FPGA 中 IO 口时序分析(Input Delay /output Delay)
1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确 ...
最新文章
- 使用PowerDesigner 15对现有数据库进行反向工程(图解教程) by Yulh
- 《深入理解Oracle 12c数据库管理(第二版)》PDF
- MDK:assert_param函数未定义的错误:Error: L6218E
- 设置超链接文字的样式
- 260. 只出现一次的数字 III 【位运算】
- Jupyter 安装并配置工作路径[转]
- python基础入门(5)之运算符
- poj 2976 Dropping tests 01分数规划
- Notes on UNPv1 Ch.5
- 化学人学python有前途吗-用Python解析化学公式
- 模拟集成电路设计基础知识(二):MOS管二级效应及其小信号等效
- [我教你学]四步解决微软鼠标单击变双击问题
- html编写花,HTML5的花儿
- 7-15 地下迷宫探索
- 物联网开发笔记(25)- 使用Micropython开发ESP32开发板之控制LCD1602显示屏
- 关系数据模型和SQL基础
- 案例 | 重新定义“一个人的小酒”,RIO如何微醺营销击中00后的心?
- 疯狂Spring Cloud微服务架构实战
- 强行往计算机上存储,存储卡常见问题及其解决方法
- git合并两个没有共同历史提交记录的分支:fatal: refusing to merge unrelated histories
热门文章
- MD5信息摘要算法解析
- box-shadow和text-shadow的比较
- 欢迎通过您的电子邮件或QQ订阅“游侠安全网”更新
- vb.net excel操作:填充人事档案表并打印 中打印补充
- Java池化思想之数据库连接池
- php sigpipe,遭遇SIGPIPE[转]
- 跑通 可穿戴设备Samsung Gear Live
- Minecraft 1.18.1、1.18.2模组开发 11.配置文件(Config)
- Rocksdb Compaction原理
- Windows10环境下JDK环境变量配置