时序逻辑和组合逻辑区别

（1）代码层面：时序逻辑即敏感列表里面带有时钟上升沿，如果是没有上升沿或者是带有“*”号的代码，为组合逻辑。

（2）电路层面：

（3）波形层面

另一种关于时序逻辑或者组合逻辑的解释：

用流水灯来举例，依次从左向右点灯，那么3号灯亮取决于上一个转态2号灯是不是亮的。

如何选择时序还是组合逻辑？

首先我们需要保证信号的结果是正确的，只要满足目标需求，这时使用时序逻辑还是组合逻辑都是可以的（这里我们讨论的是大多数情况，但也有例外，例如模块的输出一般要求是时序逻辑）。

在实际设计中，为了便于操作，我们可以首先考虑用时序逻辑，看是否能满足设计要求。如果无法满足目标要求，需要凑时序，那么就考虑改为组合逻辑。

参考链接：http://www.ccjiyuan.net/a/87.html

时序逻辑和组合逻辑区别相关推荐

【技巧分享】时序逻辑和组合逻辑的区别和使用
根据逻辑电路的不同特点,数字电路分为组合逻辑和时序逻辑,明德扬粉丝里的同学提出,无法正确区分,今天让我跟一起来学习一下两种逻辑的区别以及使用环境. ·时序逻辑和组合逻辑的区别关于组合逻辑和时序逻辑的 ...
时序逻辑和组合逻辑的区别
暂时想到这么多,以后再补充! 1.简单说,组合逻辑只跟当前的状态有关系,例如一根导线 + 逻辑门的组合,输出取决于当前时刻的输入,考虑门延时的话另说. 2.时序逻辑的状态跟之前状态.边沿信号有关,边沿 ...
组合逻辑和时序逻辑的区别与联系
根据逻辑电路的不同特点,数字电路可以分为:组合逻辑和时序逻辑组合逻辑组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原本的状态无关,逻辑中不牵涉跳变沿信号的处理,组合逻辑的verilo ...
组合逻辑和时序逻辑的区别
分三点代码上:组合逻辑常常伴随着*号的代码而时序逻辑常常伴随着时钟上升沿电路层面:时序逻辑在组合逻辑的基础上多加了一个D 触发器波形上看来:组合逻辑的波形是即刻反应变化的与时钟无关,但是时序逻 ...
Verilog 中 wire 和 reg 数据类型区别
两者差别很大,完全不能取消. 在Verilog中,wire永远是wire,就是相当于一条连线,用来连接电路,不能存储数据,无驱动能力,是组合逻辑,只能在assign左侧赋值,不能在always @ 中 ...
FPGA学习笔记---时序逻辑与组合逻辑分析比较
在学习FPGA使用Verilog HDL语言编程时,开始遇到时序逻辑和组合逻辑时概念一看就明白,但是实际使用时还是不清楚到底要用哪个.现在用就一个例子来体会一下这两者的区别. 首先先看组合逻辑和时序逻 ...
fpga时序逻辑（三段式状态机模板、rom实现、边沿检测）
目录 VL21 根据状态转移表实现时序电路 VL22 根据状态转移图实现时序电路 VL23 ROM的简单实现 VL24 边沿检测 VL21 根据状态转移表实现时序电路题目分析: 1.使用三段式状态机 ...
学习数字电路-时序约束
本文转载IC_learner - 博客园http://www.cnblogs.com/IClearner/ 数字IC之路-SDC篇(一):基本的时序路径约束_u012675910的博客-CSDN博客_ ...
数字IC之路-SDC篇（一）：基本的时序路径约束
本文转载自IC_learner的博客,转载请标明出处 http://www.cnblogs.com/IClearner/ 时序约束可以很复杂,这里我们先介绍基本的时序路径约束,复杂的时序约束我们将在后 ...

时序逻辑和组合逻辑区别

时序逻辑和组合逻辑区别相关推荐

最新文章

热门文章