Windows内核-TLB

CPU Cache与TLB的区别

（1）CPU缓存是位于CPU与物理内存之间的临时存储器，它的容量比内存小得多但是交换速度比内存快得多
（2）CPU缓存中：存储的是物理地址<->内容 的映射
而TLB中存储的是 线性地址<---->物理地址 的映射

TLB

Translation lookaside buffer。根据功能可以译为快表，直译可以翻译为旁路转换缓冲，也可以把它理解成页表缓冲。里面存放的是一些页表文件(虚拟地址到物理地址的转换表)。当处理器要在主内寻址时，不是直接在内存的物理地址里查找的，而是通过一组虚拟地址转换到主内存的物理地址，页表文件(PTE page table entry 页表条目存放在内存中)就是负责将虚拟内存地址翻译成实际的物理内存地址，TLB中存放了部分PTE页表的缓存。而CPU寻址时会优先在TLB中进行寻址。TLB是在MMU中包括的一段小的缓存(MMU memory management unit 存储器管理单元，是CPU芯片上的一个专用硬件)。处理器的性能就和寻址的命中率有很大的关系。

TLB命中与失败

如果TLB中正好存放着所需的页表，则称为TLB命中(TLB Hit)；如果TLB中没有所需的页表，则称为TLB失败(TLB Miss)。

如果命中的话，就可以直接将虚拟地址转换为物理地址，如果不命中，则必须在PTE页表中继续查找，并将找到的PTE存放到TLB中，覆盖已经存在的一个条目。

TLB结构

LA（线性地址）	PA（物理地址）	ATTR（属性）	LRU（统计）
0x8000000	xxxx

其中
       （1）ATTR（属性）：物理页属性，若是10-10-12机制，则是PDT属性&PTT属性；若是2-9-9-12机制，则是PDPE属性&PDT属性&PTT属性
       （2）一个CPU有一个（组）TLB，若发生进程切换（Cr3改变），TLB立刻刷新。
       （3）操作系统高2GB的映射基本不变，若Cr3发生改变，即切换进程，TLB刷新，低2GB在TLB中的映射立刻改变。实现机制： PDE、PTE中低12位中的G标志位，若G=1，TLB刷新时不会刷新该表项。若TLB满，则废弃LRU低的表项。

TLB种类

一个CPU一组TLB，TLB在X86体系中，一般有4组TLB
       （1）缓存一般页表（4K字节页面）的指令页表缓存（Instruction-TLB）
       （2）缓存一般页表（4K字节页面）的数据页表缓存（Data-TLB）
       （3）缓存大尺寸页表（2M/4M，2M针对2-9-9-12机制，4M针对10-10-12机制）的指令页表缓存（Instruction-TLB）
       （4）缓存大尺寸页表（2M/4M，2M针对2-9-9-12机制，4M针对10-10-12机制）的指数据页表缓存（Data-TLB）

TLB联合方式

当CPU需要页表数据时，它必须迅速做出如下的2个判断：一个是所需要的页表是否已缓存在TLB内部(即判断TLB命中或是失败)，另一个是所需要的页表在TLB内的哪个条目内。为了尽量减少CPU做出这些判断所需的时间，就必须在TLB页表条目和内存页表条目之间的对应方式上动点脑筋，下面是几种常见的对应关系。

名称	方式	应用
全联合	内存页表中的任何一个条目（PTE）都可能被对应缓存到TLB的任何一个条目，TLB内所有条目都可能被对应到内存页表里的所有条目上	Athlon XP
4路联合	只有内存页表区的部分条目可能被缓存到TLB的某个4个页表条目所在块上	P4