基于FPGA的闸门时间为1s的计频器

听歌
前言
功能
总体思路
流程图
模块功能说明
硬件方面
Vivado工程链接

听歌

The sound of silence----Simon & Garfunkel
老歌了。

《寂静之声》The Sound of Silence 超越半个世纪的经典

前言

这是学校的电子设计比赛中的一道题，我们队伍用basys3开发板做了这么一个计频器，下面提到的功能基本上都达到了，程序上略微还有一些瑕疵。

功能

测量正弦波信号的频率，1Hz-10MHz，峰峰值在20mV-1000mV，相对误差误差在10e-2以内；
测量两个同频不同相位的方波信号的时间间隔，峰峰值在100mV-1000mV，相对误差误差在10e-2以内；
测量方波信号的占空比，相对误差误差在10e-2以内；

测得的数据稳定，刷新时间不大于2s，自动显示单位。
（其实就是2015年全国电赛计频器的弱化版）

总体思路

1.测量频率：不断检测目标信号，一直到出现上升沿，此时打开1s的闸门，记录1s钟之内出现的上升沿、下降沿个数以及高电平、低电平的持续时间。如果上升沿的个数=下降沿的个数就说明上升沿的个数与高电平的时间是匹配的；如果上升沿的个数>下降沿的个数则说明下降沿的个数与低电平的时间是匹配的；由于是出现上升沿的时候开启闸门，所以理论上不会出现下降沿个数>上升沿个数的情况。

上升沿的个数>下降沿的个数 --> 频率=高电平时间/上升沿个数
上升沿的个数=下降沿的个数–> 频率=低电平时间/下降沿个数

2.测量时间间隔：将两路信号做异或运算，高电平的时长即时间间隔。需要注意的是当两路信号的相位差正好是180°时异或运算得到的信号全为高电平，这种情况为妨碍测量，需要特殊情况特殊处理。

3.占空比测量:在一个上升沿和一个下降沿之间，记高电平和低电平的时间

流程图

选择功能

检测模块

频率数据处理模块

时间间隔数据处理模块

占空比数据处理模块

LCD1602

模块功能说明

检测模块：①测量闸门时间内的上升沿个数、下降沿个数、高电平时间、低电平时间。 ②测量两路信号异或后的信号的高电平时间。③测量一个周期内的高电平时间和低电平时间。

数据处理模块：以频率数据处理模块为例，首先凭借检测模块给出的原始数据计算出频率的值，然后通过加三移位法把二进制的频率转换成BCD码，然后对BCD码进行编码转换成LCD1602需要的数据。其余俩数据处理模块基本大同小异。

LCD1602：用简单的状态机就可以驱动。

硬件方面

题目给的电压都在1V以下，甚至有低于100mV的情况，这种电压不经处理的话显然FPGA是无法识别的，因此我们需要做两件事，第一件事是把电压放大至一个稳定的大小，第二件事是把正弦波整型成方波。需要用到AGC电路和TLV3501一类的电路，这部分网上资料很多，在这里我就不多说了。不过硬件方面确实要多花些时间，比起FPGA硬件对精度的影响要大的多。

Vivado工程链接

https://download.csdn.net/download/YIZHI_W/18669789