前言

Verilog语法中有“/”和“%”运算符，分别表示除法运算和取余运算，但是FPGA实现除法器时，是否可以直接使用这两个运算符呢？答案是否定的。
FGPA的综合工具中，对Verilog的除法指令进行编译时，有以下几种情况：
1、如果被除数和除数均为固定数，编译中，借助计算机的除法运算能力，直接将除法运算结果赋给变量；
2、如果除数是2的幂次方，编译中，直接通过运算截取被除数相应的位数赋给变量；
3、如果被除数、除数是任意变化的数，多数综合工具不能综合出令人满意的结果，有些甚至不能给予综合，即使可以综合，也会消耗比较多的资源。
对于第3中情况，往往需要使用相应的算法来实现除法，实现方法有两类，即基于减法的运算和基于乘法的运算；

一、基于减法的除法器实现

对于任意位宽的除法运算，商的位宽一定不会大于被除数的位宽，余数的位宽一定不会大于除数的位宽。

a、算法原理

假设4bit的两数相除 a/b，商和余数最多只有4位（假设1101/0010也就是13除以2得6余1）

我们先自己做二进制除法，则首先看a的MSB，若比除数小则看前两位，大则减除数，然后看余数，以此类推直到最后看到LSB；而上述算法道理一样，a左移进前四位目的就在于从a本身的MSB开始看起，移4次则是看到LSB为止，期间若比除数大，则减去除数，注意减完以后正是此时所剩的余数。而商呢则加到了

FPGA实现除法器（verilog）相关推荐

（147）FPGA面试题-Verilog移位相加实现乘法（二）
1.1 FPGA面试题-Verilog移位相加实现乘法(二) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog移位相加实现乘法(二): 5) ...
（132）FPGA面试题-Verilog实现格雷码转二进制
1.1 FPGA面试题-Verilog实现格雷码转二进制 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog实现格雷码转二进制: 5)结束语. ...
（137）FPGA面试题-Verilog HDL中function和task的区别（一）
1.1 FPGA面试题-Verilog HDL中function和task的区别(一) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
（138）FPGA面试题-Verilog HDL中function和task的区别（二）
1.1 FPGA面试题-Verilog HDL中function和task的区别(二) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog H ...
（109）FPGA面试题-Verilog实现4位Johnson Counter
1.1 FPGA面试题-Verilog实现4位Johnson Counter 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog实现4位Joh ...
（107）FPGA面试题-Verilog编写200ns异步/同步低有效复位激励
1.1 FPGA面试题-Verilog编写200ns异步/同步低有效复位激励 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog编写200ns ...
（106）FPGA面试题-Verilog编写50MHz时钟激励
1.1 FPGA面试题-Verilog编写50MHz时钟激励 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog编写50MHz时钟激励: 5) ...
（101）FPGA面试题-Verilog设计偶校验位
1.1 FPGA面试题-Verilog设计偶校验位 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog设计偶校验位: 5)结束语. 1.1.2 ...
（96）FPGA面试题-Verilog设计半加器
1.1 FPGA面试题-Verilog设计半加器 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog设计半加器: 5)结束语. 1.1.2 本 ...

FPGA实现除法器（verilog）

前言

一、基于减法的除法器实现

a、算法原理

FPGA实现除法器（verilog）相关推荐

最新文章

热门文章