vivado调用IP核详细介绍
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
今天给大侠带来了vivado调用IP核详细介绍教程，话不多说，手把手教学，请往下看。
首先咱们来了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。
使用Verilog调用IP核
一、添加IP核
1. 点击Flow Navigator中的IP Catalog。
2. 选择Math Functions下的Multiplier，即乘法器，并双击。
3. 将弹出IP核的参数设置对话框。点击左上角的Documentation，可以打开这个IP核的使用手册查阅。这里直接设置输入信号A和B均为4位无符号型数据，其他均为默认值，点击OK。
4. 稍后弹出的窗口，点击Generate。
二、调用IP核
1. 选择IP Sources，展开并选择mult_gen_0 - Instantiation Template - mult_gen_0.veo，可以打开实例化模板文件。如图，这段代码就是使用Verilog调用这个IP核的示例代码。
2. 将示例代码复制到demo.v文件中，并进行修改，最终如下。代码中声明了无符号型的4位变量a和b，分别赋初值7、8，作为乘数使用；无符号型的8位变量p，用于保存计算结果。clk为Testbench编写的周期20ns的时钟信号；mult_gen_0 mul(...)语句实例化了mult_gen_0类型的模块对象mul，并将clk、a、b、p作为参数传入。
三、行为仿真验证
以demo为顶层模块，启动行为仿真，即可输出波形。设置a、b、p显示为无符号十进制（右击选择Radix - Unsigned Decimal）。如图，可以看到a=7, b=8，第一个时钟上升沿后p = a * b = 56。
框图（Block Design）中调用IP核
这里举一个简单的例子，通过调用乘法器IP核，产生一个能计算平方的新模块。
一、创建框图设计文件
1. 选择Flow Navigator中的Create Block Design，创建一个框图设计文件。
2. 输入文件名并点击OK。
二、添加IP核
1. 在框图空白处右击，选择Add IP。
2. 可以直接搜索需要的IP核，双击确认。
3. IP核即可被添加进来，可以用导线将其与其他器件连接。
4. 双击这个IP核符号，可以打开参数设置对话框。点击左上方的Documentation可以查看IP核的手册。这里将输入的A、B均设置为4为无符号型，其他为默认值，点击OK确认。
三、绘制电路
1. 右击Diagram窗口空白处，选择Create Port。
2. 弹出窗口中，设置端口a为4位输入信号，并点击OK。
3. 将a与A、B都连接起来。
4. 同样的方法，添加一个8位输出端口p，与P连接。
5. 再添加一个clk时钟输入端口，与CLK连接。
6. 最终结果如图。
四、仿真测试
1. 右击框图设计文件design_1，选择Create HDL Wrapper。
2. 选择第二项并点击OK。
3. 打开生成的design_1_wrapper.v文件如图，红框中的代码用来调用前面画好的Block Design模块。
4. 在design_1_wrapper.v文件中，添加Testbench代码即可进行行为仿真。修改代码如下，给输入信号a赋初值为8，clk连接到Testbench生成的时钟信号c上。
5. 在Simulation Sources文件夹下，设置design_1_wrapper.v为行为仿真的顶层文件（右击，选择Set as Top）。
启动行为仿真，最终输出的波形如下。可以看到，在clk的第一个上升沿后，就有 p = a*a = 64，即实现了平方运算。
大侠们，江湖偌大，继续闯荡！
后续会持续更新，带来 ISE、Quartus II 、candence等安装相关设计教程，希望大侠持续关注。
大侠，江湖偌大，愿一切安好，有缘再见！
vivado调用IP核详细介绍相关推荐
- FPGA设计中，Vivado 调用IP核详细操作步骤
FPGA设计中,Vivado 调用IP核详细操作步骤 今天给大侠带来了FPGA设计中,Vivado 调用IP核详细操作步骤,话不多说,手把手教学,请往下看. 首先咱们来了解一下vivado的IP核,I ...
- 基于Vivado MIG IP核的DDR3读写实验(top_rom_ddr/ddr_top)
一.前言 关于Vivado MIG IP核详细配置可以参考我之前的文章:基于Vivado MIG IP核的DDR3控制器(DDR3_CONTROL) 关于MIG IP核的用户端的接口时序可以参考这篇文 ...
- Vivado FIFO IP核接口信号介绍
1.1 Vivado FIFO IP核接口信号介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado FIFO IP核接口信号介绍: 5)结束语. 1.1.2 ...
- Vivado MMCM IP核接口信号介绍
1.1 Vivado MMCM IP核接口信号介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado MMCM IP核接口信号介绍: 5)结束语. 1.1.2 ...
- 弟中弟级，基于Vivado的IP核封装以及仿真调用，FPGA入门小玩
弟中弟级,基于Vivado的IP核封装以及仿真调用,FPGA入门小玩 IP核:知识产权核,指某一方提供的.形式为逻辑单元的可重用模块.IP核通常已经通过了设计验证,设计人员以IP核为基础进行设计,可以 ...
- 调用IP核、移植/复制IP核以及解决IP核被锁住/红锁问题（基于vivado）
在上一篇的文章中:https://blog.csdn.net/weixin_44502554/article/details/126228405?spm=1001.2014.3001.5502 讲述了 ...
- Vivado 下 IP核 之ROM 读写
目录 Vivado 下 IP核 之ROM 读写 1.实验简介 2.ROM IP 核简介 3.ROM IP 核配置 3.1.创建 ROM 初始化文件 3.2.单端口 ROM 的配置 加载数据文件,将 . ...
- modelsim 独立仿真vivado fifo IP核
1.前言 vivado内自带仿真器,或者可以通过vivado启动第三方仿真工具,联合仿真.但是很多时候,我们希望脱离vivado,利用modelsim或者vcs等第三方仿真工具,高效地仿真.本文介绍如 ...
- Vivado调用VIO核
文章目录 前言 一.IP核的介绍 二.VIO核 1.作用 2.调用方法 总结 前言 提示:本篇文章所使用的软件为Vivado2018.3: 以四选一数据选择器为例,使用verilog hdl语言以及V ...
最新文章
- Android点击Button实现功能的几种方法
- C++调用父类的构造函数规则
- 物料变式的订货型生产(3.0C:可库存的类型)(26)
- Android 动态添加Button(1)
- python源码多平台编译_ubuntu编译python源码的坑
- Lucene创建索引入门案例
- Linux 系统下命令 unrar 的中文版使用说明
- 进程控制块PCB简介
- LeetCode 520. 检测大写字母
- UnicodeDecodeError: ‘gbk‘ codec can‘t decode byte 0x80 in position 14: illegal multibyte sequence
- html控制弯曲图,html – CSS3 3D弯曲视角
- Ubuntu“无法解析或打开软件包的列表或是状态文件”的解决办法。
- vue的route和router的区别
- 两个很棒的爬虫智能解析库，通配大部分网页！
- l05173芯片针脚图_芯片引脚图及引脚描述
- phalcon蹩脚的面包屑(breadcrumbs)功能
- 论文阅读Reasoning with Latent Structure Refinement for Document-Level Relation Extraction
- VFP绘制Excel像素画。GetPixel 函数
- 啊哈，拉个群就是私域流量，怪不得做不好运营工作
- Android应用APP脱壳笔记