资料ID:PG099
文档查找软件:DocNav,在安装vivado时可以选择一并安装

Vivado的中断控制器处理中断时有两种模式,分别为快速中断模式和正常中断模式。本文只介绍正常中断模式。由于赛灵思提供的关于中断控制器的驱动程序个人感觉有点复杂,所以本文最后提供了一个精简版的驱动程序。由于个人也是刚刚接触基于软核处理器及其外设的嵌入式开发,所以可能有理解错误的地方,欢迎大家指正。
驱动程序通过配置与当前设备相关的寄存器来使其按照预期运行,所以接下来介绍一些与正常中断模式相关的寄存器。
中断控制器框图如下。

Register Space

与中断控制器相关的所有寄存器如下表。

表中的Address Offset表示地址偏移,这里的偏移是针对中断控制器的基地址的,即Base Address。基地址可以从两个地方获得,一是在Vivado中的Block Design窗口中的Address Editor界面,如下图。二是在Vitis中,基于该硬件平台生成的xparameters.h头文件中,如下图。在本例中,该基地址为0x41200000。


以上的寄存器中,与正常中断模式直接相关的为ISR、IER、IAR、IVR、MER。

ISR

ISR寄存器为中断状态寄存器,该寄存器的值表征有效的中断信号存在与否。某位为0,表示该位对应的中断信号无效;某位为1,表示该位对应的中断信号有效。该寄存器中有效位的数目为软件中断数目和外设中断数目之和。当MER寄存器中的HIE位为0时,外设对应的中断位也可以通过使用软件向ISR中相应位写入1来产生;当MER寄存器中的HIE位为1时,外设对应的中断位不可由软件写入。
ISR具体的位定义如下图。

IER

IER寄存器是中断使能寄存器,是一个可读可写寄存器,该寄存器与ISR寄存器是相互独立的。当ISR中某位为1时,说明该位对应的外设产生了有效中断,或者利用软件改写了ISR中的该位值。但是若该位在IER寄存器中对应位为0,则不会产生一个中断输出Irq,这个输出是传递给处理器的。
IER具体的位定义如下。

IAR

IAR寄存器是中断确认寄存器,该寄存器是用于清除ISR寄存器的。当某个中断对应的中断处理程序调用完成后,需要清除ISR寄存器中的对应位,不然会一直进入该中断处理程序。向IAR寄存中的相应位写入1,就可以清除ISR中的对应位。注意,在正常中断模式中,这个需要手动清除,即通过软件清除。
IAR具体的位定义如下。

IVR

IVR寄存器被叫做中断向量寄存器,该寄存器存储着最高优先级、有效的、使能的中断对应的序号。
定义如下。

MER

MER寄存器是主使能寄存器,该寄存器中有效位只有前两位。第一位是ME,即master IRQ enable,如果该位为0,则中断控制器不能向处理器产生中断。第二位是HIE,即Hardware Interrupt Enable,如果该位为0,则ISR中外设对应的中断位就不能通过使用外设产生中断来使该位为1,只能通过软件;若该位为1,则与0效果相反。
MER位定义如下。

示例程序:利用软件产生中断,并调用相应中断处理程序

为了测试比较方便,本文使用软件来产生中断。


/***********************header file included*********************/
#include "xil_printf.h"
/****************************************************************//***********************constant definition**********************/
#define BASEADDR 0x41200000
#define ISR      0x00
#define IER      0x08
#define IAR      0x0C
#define IVR      0x18
#define MER      0x1C
/****************************************************************//**********************other definition**************************/
#define GETX(x) (*(volatile int *)(BASEADDR + x))
/****************************************************************//***********************function prototype**********************/
void interrupt_handler_function() __attribute__((interrupt_handler));
void interrupt0();
void interrupt1();
extern void microblaze_enable_interrupts();
/***************************************************************/int main()
{/***************initialize interrupt controller******************/GETX(IER) |= 0x3;GETX(MER) |= 0x1;/****************************************************************/microblaze_enable_interrupts();GETX(ISR) = 0x2;print("successfully first!!!\r\n");GETX(ISR) = 0x1;print("successfully second!!!\r\n");
}void interrupt_handler_function()
{if(GETX(IVR) == 0x0)interrupt0();else if(GETX(IVR) == 0x1)interrupt1();elsereturn;
}
void interrupt0()
{print("interrupt0 handler is called!!!\r\n");GETX(IAR) |= 0x1;
}
void interrupt1()
{print("interrupt1 handler is called!!!\r\n");GETX(IAR) |= 0x2;
}

实验结果如下图。

Vivado中的IP核——Interrupt Controller详解相关推荐

  1. Aurora ip核的使用详解

    Aurora ip核的使用详解 前言 近期完成了Aurora的光纤传输的单板验证,以及在集成其他模块完成数据从FPGA上通过PCIE传到上位机,对该IP核的使用有一定的了解,在此用自己的经验以简洁的语 ...

  2. PLC通信中的IP地址和子网掩码详解

    PLC通信中的IP地址和子网掩码详解 IP地址是我们在网际层进行数据传输时一种逻辑编址. IPV4协议中,是使用4个字节来进行标识的,每个字节以10进制数进行表示. 主要包含两大类:网络地址和主机地址 ...

  3. vivado中Cordic IP核使用——计算正余弦(sin/cos)

    目录 1.Cordic算法介绍 2.Cordic IP核介绍 3.仿真 4.存在的问题 5.参考 1.Cordic算法介绍 cordic算法将正余弦计算转换为简单的迭代过程(一系列的加减和移位操作), ...

  4. vivado中FIFO IP核的Standard FIFO和First-word-Fall-Through模式的仿真比较

    1.Standard FIFO与First-word-Fall-Through(简称FWFT) 在vivado中例化fifo的IP核的时候,在native ports部分有两种模式可以选择,如下图所示 ...

  5. Vivado中使用IP核SelectIO配置LVDS学习笔记

    使用转串器OSERDESE与解串器ISERDESE实现自加数回环(数据不匹配)功能仿真. 仿真图如下: 仿真代码如下: `timescale 1ns / 1psmodule lvds_loop_tb( ...

  6. Vivado中的Incremental Compile增量编译技术详解

    Incremental Compile增量编译是Vivado提供的一项高阶功能.目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短编译时间. 下图是增量编译的流程: 增量编译需要已经编译完成的 ...

  7. cordic ip核 vivado_vivado中Cordic IP核使用——计算正余弦(sin/cos)

    目录 1.Cordic算法介绍 2.Cordic IP核介绍 3.仿真 4.存在的问题 5.参考 1.Cordic算法介绍 cordic算法将正余弦计算转换为简单的迭代过程(一系列的加减和移位操作), ...

  8. Vivado定制DDR3 IP核注意事项

    1.1 Vivado定制DDR3 IP核注意事项 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado定制DDR3 IP核注意事项: 5)结束语. 1.1.2 本 ...

  9. FPGA学习笔记【使用vivado内置IP核】

    时钟IP核的使用 Vivado内置了使用FPGA中时钟资源实现的时钟IP核,可以实现分频.倍频.调节相位.控制占空比等功能 可以使用时钟IP核对内/对外输出不同频率的时钟信号 FPGA时钟资源 Xil ...

最新文章

  1. Redis常见面试题总结
  2. Mybatis指定日志输出实现
  3. C++ Primer 5th笔记(chap 15 OOP)抽象基类
  4. 移动端前端开发注意点(未完待续)
  5. python安装后怎样配解释器_python解释器安装教程以及环境变量的配置
  6. react中的render-props模式
  7. (转载)valgrind,好东西,一般人我不告诉他~~ 选项
  8. 开课吧课堂:什么是多线程编程?
  9. java ip子网计算器_ip子网计算器IPV4子网计算工具v1.1
  10. redis下载与安装(windows版)
  11. Error:Execution failed for task :app:mergeDebugResourcesSome file crunching failed的解决方法
  12. biosrecovery什么意思_卡刷和线刷手机什么意思 Recovery使用方法
  13. MySql + JDBC 数据库基础的操作(防止sql注入的方法)
  14. session自动登录抽屉网(自动携带cookie)
  15. html等待,休眠代码,HTML DOM closest()用法及代码示例
  16. Cadence PSpice中更改Cursor控制的曲线及打印图形Cursor信息的方法
  17. ISTQB中的测试条件是什么?和测试用例的前置条件有什么区别?
  18. 前端学习-HTML5
  19. 【ES】Elasticsearch 简介
  20. table标签中cellspacing和cellpadding,border的意思?

热门文章

  1. 数据预处理_数据清理
  2. 用大白话解析函数调用,系统调用和API之间的关系
  3. SpringBoot中的Thymeleaf基本使用
  4. 用Python爬取《王者荣耀》英雄皮肤数据并可视化分析,用图说话
  5. 华为偷偷给用户换上了鸿蒙系统,华为偷偷更新鸿蒙系统?用户发现手机异常现象...
  6. 提问: 实习一个月觉得不合适想离职怎么办?
  7. 5分钟读懂c语言编译步骤
  8. mybatis 判断 list 是否为空进行 foreach 遍历
  9. 怎么删除pdf中的文字
  10. 初识Java-20道经典java基础题分享-一定有你不知道的方法