DDR2 IP核地址总线解疑

IP核：DDR2 SDRAM Controller with UniPHY

芯片：DDR2 MT47H-64M16

根据 Datasheet 得到的地址线信息如下图所示：

可以看出，行地址+bank地址+列地址=26位

但是使用 Quartus II生成的 DDR2 SDRAM Controller with UniPHY IP核的地址位是25位的，差了一位，笔者在这里困扰了很长时间。

解惑，先上图，注意看最后一句话，因为DDR2在时钟的上升沿和下降沿都产生数据，所以每次给出的列地址都是偶数的，因此IP核在取列地址时会省略1位，当你的程序控制的列地址变化为0、1、2、3...的时候，内部的变化就是0、2、4、6...

参考资料

External Memory Interface Handbook Volume 3: Reference Material[P358]

DDR2 IP核地址总线解疑相关推荐

Modelsim 仿真 DDR2 IP核测试和自定义仿真平台搭建 IP核仿真
说明:本文分为两部分,第一部分仿真QuartusII自己生成的DDR2 example, 第二部分为添加自己写的tesetbench文件仿真DDR2 关键词:DDR2仿真.Modelsim 软件:Qu ...
ALTERA DDR2 IP核调试记录
一.创建IP核以管理员方式打开QUARTUS II 13.0,新建一个工程,打开MegaWizard plug-in manager 找到interface>>external memo ...
fpga挂一片ddr2_FPGA的DDR2 SDRAM IP核的使用
DDR2 SDRAM 作为高速大容量存储器件,非常普遍的应用在我们的工程中.在FPGA外挂DDR2 SDRAM,如果我们直接编写驱动逻辑,是非常麻烦而且耗时的事情,但是Altera在开发环境中给我们提 ...
XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
目录 1 简介 2 IP核自定义 2.1 设置IP核参数 2.1.1 Pin Compatible FPGAs 2.1.2 Memory Selection 2.1.3 Controller Opti ...
Xilinx vivado 常用IP核使用
目录 1. Accumulator 12.0 2. Aurora 8B10B 11.1 3. Clocking Wizard 3.1. 时钟资源 4. Divider Generator 5.1 5. ...
Xilinx Srio详解IP核使用
原文:http://xilinx.eetrend.com/d6-xilinx/article/2018-07/13149.html 一.简介 RapidIO是由Motorola和Mercury等公司率 ...
Xilinx FPGA平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
干货来了,用DDR搬砖,只需要会用IP就好,Xilinx官方YYDS! ---------------------------------------------------------------- ...
vfifo控制mig_Xilinx MIG IP核的研究及大容量数据缓冲区的实现
摘要:为了使DDR3 SDRAM更方便.多样地用于工程开发中,本文对XILINX公司DDR3 SDRAM提供的MIG核进行了分析研究,并在此基础上实现了大容量数据缓冲区的逻辑设计.通过对系统中各模块的 ...
【DDR3 控制器设计】（1）MIG IP 核的详解与配置
写在前面本系列为 DDR3 控制器设计总结,此系列包含 DDR3 控制器相关设计:认识 MIG.初始化.读写操作.FIFO 接口等.通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO ...

DDR2 IP核地址总线解疑

DDR2 IP核地址总线解疑相关推荐

最新文章

热门文章