EMIF接口时序和参考代码

EMIF是External Memory Interface的简称。它是DSP比较强大的地方之一。通过EMIF接口，使得DSP可以和FPGA很方便的进行大数据量的数据传输。

EMIF输入输出信号图如下所示：

上面是官方文档给出的EMIF模块的接口示意图，比较复杂。但是和FPGA通信所使用的引脚比较少，下面用红色框标注出来。

AED 数据总线

AEA 地址总线

ACE2 片选信号（低有效）

AECLKOUT 时钟信号

ASWE 写使能（低有效）

ASRE 读使能（低有效）

AOE 输出使能（低有效）

结合space_i_top的代码，说说我的理解。

在这里，可以把DSP看成是一个上层的模块，FPGA这边看成是一个RAM。只是，使能都是低电平有效的RAM。

下面所说的读写都是针对FPGA而言的。

反之，

当 nce4 (片选使能，为低) nwe （写控制失效，为高。虽然在程序中没有体现，但逻辑上应该是这个样子。应该是NWE为低是写，为高是读）

noe(数据读传输有效，为低) FPGA传输数据到DSP中。

EMIF接口时序和参考代码相关推荐

接入百度智能云的营业执照识别接口、工商信息查询（基础版）接口到实际业务，参考代码
我的代码放在公共模块如下: 1.根据百度云官方文档-SDK中心,下载sdk对应jar包,我下载下来的版本是bce-java-sdk.0.10.254 2.使用mvn命令手动引入jar mvn inst ...
【有关TI C6000的DSP的EMIF接口的两个问题：地址总线不从零开始问题及寻址范围问题】
TI C66X的DSP的EMIF16接口的寻址问题:地址总线不从零开始问题及寻址范围问题 C66x EMIF16使用手册 EMIF简介及特性 EMIF16 信号说明异步访问配置 EMIF16 EMI ...
DSP的EMIF接口通信FPGA
DSP通过EMIF接口与FPGA通信采集视频背景使用FPGA系统进行视频采集,DSP进行视频处理需要了解以下知识: 1. DSP-C6000系列的中断与GPIO系统 2. DSP-C6000系 ...
【接口时序】2、Verilog实现流水灯及与C语言的对比
一. 软件平台与硬件平台软件平台: 1.操作系统:Windows-8.1 2.开发套件:ISE14.7 3.仿真工具:ModelSim-10.4-SE 硬件平台: 1.FPGA型号:XC6SLX45 ...
11.SCCB接口时序的实现
SCCB接口时序的实现 SCCB接口时序与IIC协议基本一致,是其简化版本,且SCCB协议兼容IIC协议. 基本时序介绍最常用的时序是3线控制数据传输的方式,基本时序图如下. 具体的控制信号,则是先 ...
QDR SRAM接口FPGA 详细Verilog代码
QDR SRAM介绍 QDR 具有独立的读.写数据通路,均使用DDR,在每个时钟周期内会传输四个总线宽度的数据 (两个读和两个写),这就是QDR四倍数据速率的由来. 这里用到的是典型2字突发的QDR, ...
DSP通过EMIF接口与FPGA通信采集视频
DSP通过EMIF接口与FPGA通信采集视频背景使用FPGA系统进行视频采集,DSP进行视频处理需要了解以下知识: 1. DSP-C6000系列的中断与GPIO系统 2. DSP-C6000系 ...
FPGA与DSP之间的EMIF接口调试
外部设备连接接口包括外部存储器连接接口(EMIF).主机接口(HPI)等.外部存储器接口主要用来同并行存储器连接,这些存储器包括SDRAM.SBSRAM.Flash.SRAM存储器等,外部存储器接口还 ...
php接口返回错误码,laravel 错误处理,接口错误返回json代码
Laravel 默认已经为我们配置好了错误和异常处理,我们在 App\Exceptions\Handler 类中触发异常并将响应返回给用户. 所有异常都由类App\Exceptions\Handler ...

EMIF接口时序和参考代码

EMIF接口时序和参考代码相关推荐

最新文章

热门文章