器件选型：

（1）集成网口

其内部原理：

（2）分离网口设计： 变压器+RJ45的方案。量大的话果真可以省成本呀。

电路设计：

参考：网络变压器的原理、主要参数及实现的功能_林臻皓的博客-CSDN博客_网络变压器

网口变压器电路：

这里引申出来一个问题：

1、中间抽头为什么有些接电源？有些接地？这个主要是与使用的PHY芯片UTP口驱动类型决定的，这种驱动类型有两种，电压驱动和电流驱动。电压驱动的就要接电源；电流驱动的就直接接个电容到地即可！所以对于不同的芯片，中心抽头的接法，与PHY是有密切关系的，具体还要参看芯片的datasheet和参考设计了。

此外网口如果采用分离设计，对信号的完整性要求比较高。

参考文章：以太网EMC接口电路设计及PCB设计_田公子txc的博客-CSDN博客

我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。

从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。

下图 1以太网的典型应用。我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。

图 1 以太网典型应用

1.图 2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图 2介绍以太网电路的布局、布线需注意的要点。

图 2变压器没有集成在网口连接器的电路PCB布局、布线参考

a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；
b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小；

c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小；

d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）；

e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。这样做分割处理，就是为了达到初、次级的隔离，控制源端的干扰通过参考平面耦合到次级；

f)指示灯的电源线和驱动信号线相邻走线，尽量减小环路面积。指示灯和差分线要进行必要的隔离，两者要保证足够的距离，如有空间可用GND隔开；

g)用于连接GND和PGND的电阻及电容需放置地分割区域。

2.以太网的信号线是以差分对（Rx±、Tx±）的形式存在，差分线具有很强共模抑制能力，抗干扰能力强，但是如果布线不当，将会带来严重的信号完整性问题。下面我们来一一介绍差分线的处理要点：
a)优先绘制Rx±、Tx±差分对，尽量保持差分对平行、等长、短距，避免过孔、交叉。由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；

b)当速度要求高时需对Rx±、Tx±差分对进行阻抗控制，通常阻抗控制在100Ω±10%；

c)差分信号终端电阻（49.9Ω，有的PHY层芯片可能没有）必须靠近PHY层芯片的Rx±、Tx±管脚放置，这样能更好的消除通信电缆中的信号反射，此电阻有些接电源，有些通过电容接地，这是由PHY芯片决定的；

d)差分线对上的滤波电容必须对称放置，否则差模可能转成共模，带来共模噪声，且其走线时不能有stub ，这样才能对高频噪声有良好的抑制能力。

3.变压器集成在连接器的以太网电路的PCB布局、布线较不集成的相对简单很多，下图 3是采用一体化连接器的网口电路的PCB布局、布线参考图：

图 3一体化连接器的网口PCB布局、布线参考图

从上图可以看出，图 3和图 1的不同之处在于少了网口变压器，其它大体相同。不同之处主要体现在网口变压器已集成至连接器里，所以地平面无需进行分割处理，但我们依然需要将一体化连机器的外壳连接到连续的地平面上。

4.电路滤波设计：

a) 在差分线上分别串接10R电阻，在分别对地添加5-10pF电容

b) 变压器电源添加LC滤波，选择600R/100Mhz磁珠和0.01-0.1uF电容

5.电路防雷设计：

为了达到IEC61000-4-5或GB17626.5标准，共模2KV，差摸1KV的防雷测试要求，成本最低的设计方案就是变压器初级中心抽头通过防雷器件接地，可以选择成本较低的半导体放电管，但是要注意“防护器件标称电压要求大于等于6V；防护器件峰值电流要求大于等于50A；防护器件峰值功率要求大于等于300 W。注意选择半导体放电管，要注意器件“断态电压、维持电流”均要大于电路工作电压和工作电流。 
 根据测试标准要求，对于非屏蔽的平衡信号，不要求强制性进行差模测试，所以对于差模1KV以内的防护要求，可以通过变压器自身绕阻来防护能量冲击，不需要增加差模防护器件。

1）由于TVS管响应比压敏电阻和气体放电管快，不能将压敏电阻or气体放电管与TVS管直接并联使用，而应在其中间串联uH级别的电感或导线（导线也有寄生电感）；

2）气体放电管需要续流遮断：即在其吸收瞬态发生短路后要能恢复到开路状态，即在一般使用中气体放电管的直流击穿电压比其并联的信号的工作电压高的多，当由于瞬态干扰气体放电管起作用，发生短路后，短路状态的维持需要一个电压，若信号电压会使气体放电管一直维持在短路状态，时间一长，就会将此信号烧毁，所以要使得信号电压低于维持气体放电管短路状态的电压。

6. 辐射与ESD：

a) 指示灯走线和电源上都加磁珠,磁珠靠近接口，然后限流电阻靠近PHY芯片，并添加电容滤波。

7. PCB布局布线原则：

7.1 变压器未集成到RJ45接口的：

1）变压器与RJ45之间，PHY层芯片与变压器之间的距离应控制在1inch

内。当布局条件限制时，应优先保证变压器与RJ45之间的距离在1inch内。

2）、器件布局按照信号流向放置，切勿绕来绕去。

3）、变压器下方的地平面要分割，分割线宽度不小于100MIL，网口变压

器放置在GND和PGND的分隔线上。

4）每对差分走线都要控制走线长度一致，

同时注意控制阻抗为50欧姆。

5）注意PHY层芯片的的数字地和模拟地统一，数字电源和模拟电源使用

磁珠进行隔离。同时要与变压器配合。注意PHY芯片的电源滤波，按照芯片要求设计。

6）、网口指示灯的电源线3.3V或者2.5V来自于电源平面，要对它们使用

磁珠和电容进行退耦；指示灯驱动线要靠近PHY串连电阻，并在进入I/O区域之前进行电容滤波。这样防止噪声通过指示灯电源线耦合到差分线对区域。

7）、指示灯电源线和驱动信号线要靠近走线，尽量减小环路面积。

8）、指示灯线和差分线对要进行必要的隔离，两者要保证距离足够远，如果必要使用GND平面进行隔离。

9）、注意网口变压器芯片侧中心抽头对地的滤波电容要尽量靠近变压器

管脚，保证引线最短，分布电感最小。

10）、用于连接GND和PGND的0欧姆电阻或者电容要放置在地分割线上。

11）、PHY芯片的模拟电源不要占用大面积平面，从局部铜皮通过走线、

磁珠、走线拉到变压器芯片侧中心抽头上。

12）、PHY芯片与变压器之间已经没有VDD，将PHY芯片与变压器之间的平

面层区域定义为GND，这样可以切断来自VDD平面的噪声途径。

13）、沿 单 板 PCB的 边 缘（不用包住PGND，见图8）每隔250mil打一个接地

过孔，这些过孔排可以切断单板噪声向外辐射的途径，减小对PGND静地的影响。

14）、单 板 的 PGND、GND通过 镙 孔 和 结 构 相 连 接，保 证 系 统 地 电 位 的 统 一。

15）、保  证  电  源  平  面  和 地  平  面  之  间  的  良  好 退  耦  （低  阻），电  源  平 面 最 好 和

地平面相邻。

16）、和电源平面相邻的信号线不要超出电源平面的投影区域。

17）要保证和电源平面相邻的信号线的回流路径的完整性，

否则就要改变平面的形状，使得信号线处在平面层内，回流路径的不完整会带来严重的EMC问题。

18）、推 荐 把 所 有 的 高 速 信 号 线 、I /O 线 、差 分 线 对 优 先 靠 近 地 平 面 走 线 ，如果无法实现才以电源平面作为参考平面。

19）、差分线要远离其它信号线，放置其它信号线把噪声耦合到差分线上。

20）、为了减小差分信号的噪声，数字信号线或电源要远离模拟信号线或电源。

21）、电源的去耦和旁路是十分重要的，它们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振。电容可以起到去耦和旁路的作用，但要保证退  耦  和 旁 路 电 容 由 电 容 、 走 线 、 过 孔 、 焊 盘 组 成 的 环 路 的 面 积 尽 量 小 ， 保 证 引 线 电感尽量小，见下图所示

图9 退耦电容的环路面积

图10 变压器中心抽头共模电容的布局布线对比图

7.2、采用一体化连接器的网口电路PCB布局、布线规则

下面只针对不同点进行描述。

1)网口变压器是隔离器件，用于切断共模，因为已经被集成在连接器里，所以地平面不再进行分割处理。

2)一体化连接器的外壳应该连接到连续的地平面上。不要在连接器下面创建机架地。

3)单板周围每隔250mil打接地过孔，将单板噪声屏蔽在板内。

很重要的一点（借鉴与电脑主板设计）：对于裸露在机箱外的接地设备的金属外壳需要打接触放电（如232 USB 以太网接口等），他们的信号线的防护措施如GDT 压敏 TVS等要接到金属外壳即大地，泄放到大地（接地设备的金属外壳一般接大地）

网口浪涌防护电路-Bob Smith电路

网口浪涌防护电路-Bob Smith电路_硬件工程师炼成之路的博客-CSDN博客_网口浪涌防护

网口电路/Bob Smith电路

网口电路是什么呢？

网口电路就是我们硬件设计时经常见到的 10M/100M/1000M WAN口防护电路，常包含网口变压器、RJ45端子、电阻、高压电容、普通电容和电感，具体电路形态如后面的描述：
根据中心抽头的处理形式，我们一般分为电压型和电流型。
（1）电流型

电流型请注意在PHY侧，网口变压器（Transformer）中心抽头是上拉到Vcc电源的；
上拉电源大小取决于CPU端驱动能力的大小，有的是1.8V，有的是2.5V，也有其他的电压，此处不再一一赘述。

（2)电压型

电压型的是接电容到地，不接电源。电容的大小一般是100nF，如果EMC测试不过也可以尝试其他值。

电流型与电压型的差异在于靠近PHY侧的网络变压器中心抽头，电流型是接电源Vcc，电压型接电容到地。

Bob Smith电路的作用是什么？

（1）阻抗变换；
这一点，我在很多资料上看到，但是实际在我后来验证实验中，发现这一点不对，在后续会详细描述。

（2）浪涌防护；
这一点是绝对准确的，请看后续详细分析过程。

（3）降低EMC测试辐射
这一点也是正确的。

阻抗变换

验证一

第一个阻抗概念：大家持有阻抗变换的原因是，网口必然搭配网线，而网线的阻抗是双绞线的75欧姆，此时的75欧姆讲的是双绞线差分阻抗；
第二个阻抗概念：在PCB板上，两对差分线阻抗，每个都是100欧姆的差分阻抗，单端阻抗未说明；
第三个阻抗概念：网口RJ45端子，对于百兆来讲，两两相接，再连接75欧姆电阻过高压电容到地，此时的75欧姆阻抗，是干什么用的？
第四个阻抗概念：靠近RJ45端子那边的网络变压器中心抽头连接75欧姆电阻，过电容到地，这个75欧姆又是做什么的？
第五个阻抗概念：千兆网口无法连接两个75欧电阻，但是差分阻抗也是100欧姆，又怎么讲？

以上提到的阻抗前3点都是Bob Smith电路提到的，但是实际上没人说的清楚为什么是75欧姆？而我也认为75欧姆用来阻抗变换是不对的，因为双绞线是75欧姆，但是板子上是100欧姆，变压器是1：1绕组，怎么变换，完全没道理。

况且，是不是如果此处不是75欧姆电阻，而是直接去掉、变成50欧姆或者直接100欧姆，此时是不是就不满足阻抗变换了，为此我进行如下验证：

网口一致性测试验证
网口一致性测试，该测试用以判定网口电路的综合物理层连接指标，包含眼图、上升沿、下降沿、上冲、下冲、平衡度和传输抖动等指标。（可以参考链接中的泰克官网介绍）

在高速信号传输中，我们知道，如果存在过充及下冲，则一定是信号传输阻抗发生变化，阻抗不匹配，进而导致信号出现反射等问题。

所以我从下面三组处理中，分别测试网口一致性指标：

（1）保留RJ45和网络变压器之间的4个电阻和1个电容；
（2 )去掉网口RJ45端子未使用的4个pin，两两相连的2个电阻；
（3）去掉所有的4个电阻和1个电容。

此时网口一致性数据如下：

上表中的数据为实际数据，此时可以看出在结果比对中，分别为以上三种时，结果基本上变化很小，且网口一致性指标都是测试通过的，而且如果真的Bob Smith电路是有阻抗变换的作用的，我的以上操作（保留阻容、去掉电阻、去掉电阻电容）完全破环了阻抗平衡，但是实际上对网口一致性指标没有多大的影响，这是我认为该电路不具有阻抗变换的第一个原因。

验证二

还有，如果是阻抗变换，则我把75欧姆电阻换成其他值，是不是也会发生网口一致性测试不合格的情况。为此我做了如下实验：
（1）将75欧电阻换成50欧姆；
（2）将75欧电阻换成100欧姆的实际测试结果。

如上图所示，实际结果并不是如我们设想的那样，换成50欧和100欧之后，网口一致性测试未通过，而是75欧、50欧、100欧时网口一致性测试全部通过了，则说明该电路有阻抗变换的作用又行不通了。实际上以上结果在某些测试项目上50欧或者100欧甚至于要好于电阻为75欧时，所以再一次验证了该电路有阻抗变换作用是不正确的。

还有一点就是千兆网8条信号线都使用了，此时75欧电阻都没有地方接了，但是这一点是通用的做法，为什么不考虑阻抗特性了。

另外我还进行网口ping IP包测试，也无延迟，链路正常。

浪涌防护

IEC61000-4-5为电子产品雷击浪涌测试标准，具体请查看链接对应说明。

在进行通信端口浪涌防护能力测试时，需要进行共模和差模测试两组测试，测试次数依据各公司和专业认证测试公司，一般是正负各5次。一般而言我们要进行共模4KV（电压等级）和差模2KV（电压等级）的测试，下面将会介绍共模测试和差模测试。

共模防护

共模测试就是将网口用测试工装将8条线全部接在一起，在8条线结点和主板地之间加上4KV标准定义波形电压，测试电压波形见通讯端口浪涌测试相关标准，此时浪涌的泄放路径是什么呢？
如下图：

因为8条线接在一起，所以浪涌方向一致，因此以1条信号线（蓝色）和1条未连接线（绿色）做浪涌泄放的说明。

蓝色信号线浪涌泄放：浪涌是先经过变压器一端，从中心抽头出来，再经过75欧电阻和高压电容到地；所以需要变压器、电阻、电容都能抗住4KV浪涌冲击。

绿色线浪涌泄放：浪涌泄放是先经过电阻，再经过电容直接到地，因此需要电阻和电容能抵抗住4KV浪涌冲击。

差模防护

差模测试是在传输数据的差分线上测试，一端接2KV正，一端接2KV负极；百兆网口测试2组、千兆网口测试4组。百兆网口测试如下图：

下面以一组差分线作说明。

蓝色为网络变压器右侧浪涌路径，可以看到需要抗住2KV浪涌，必须要网络变压器自己可以抵抗，因为没有其余泄放路径。

绿色为网络变压器左侧浪涌路径，也就是靠近CPU端口；因为差模直接通过变压器耦合到CPU一侧线圈，所以此时上图中的CPU两个引脚必须抵抗2KV冲击，但是为了保护CPU，我们一般在数据线上靠近CPU放置小电阻、在CPU连接的差分线之间放置双向TVS器件来保护CPU，不会被浪涌打坏。

降低EMC辐射

电感

如上图所示的几个点，在电流型Bob电路时，上拉电源上连接电感，是用来减小高频干扰，高频干扰有什么危害？高频信号在频域中含有丰富的谐波，或导致较强的电磁场变化，导致辐射超标。

电容

中心抽头电容什么作用，中心抽头的作用也是降低交流阻抗，将高频交流信号短路到地，所以L和C组成LC滤波器，降低高频干扰。

共模电感

网口变压器的共模电感，就是电流型中的T10、T14、T17、T18，我们知道辐射超标一般都是共模电流导致的，而共模电感就是来消耗差分线路中的共模电流的，而对差模电流基本无影响。

综述

Bob Smith电路我们开始讲述到了他的基本电路形态、组成元器件、电压型和电流型的差异，接下来也讲到了他的作用是什么？

我看到的文章都是说有阻抗变换和浪涌防护的作用，为此我从三个点来证明阻抗变化这一点不是很正确，可能是错误的；

另外从浪涌防护的角度来阐述了Bob Smith电路在浪涌防护中的作用，为了更好的防护效果，电阻一般选用 3216封装，电容也选择3216封装，因为大封装耐高压冲击特性比较好。

最后讲到了此电路在防止EMC测试辐射中的作用。

希望大家能对Bob Smith电路有一个基本的了解和掌握。

注：以上的测试数据本人可以保证是真实的，以上提到的实验本人也是实际测试验证的。但是以上提出的75欧是阻抗匹配确定值，我认为是不恰当的，这是我个人看法，如果大家有新的看法可以多交流。

1.IEC浪涌测试标准
2.泰克网口测试介绍
3.TI官方技术论坛

PCB硬件设计之网口相关推荐

  1. 混合式步进电机控制器开源系列（二）PCB硬件设计

    本系列文章仅针对淘宝店铺"三三智控"开发板产品作开发说明 参考资料由"三三智控"提供且已获得店铺授权使用 开源让世界更美好 本设计通过对上述开发板进行功能裁剪以 ...

  2. PADS Logic电路原理pcb设计(线路硬件设计实践问题总结)

    电子线路硬件设计实践过程问题总结 一.原理图常见问题 1.没有正确设置显示格点和设计格点,导致在建立原理图库文件时管脚与管脚之间的距离不均衡或者在连线时经常对不齐,连续容易扭曲.如图所示: 图:设计格 ...

  3. RK3288原理图和PCB,RK3288核心板硬件设计资料汇总

    这里整合了RK3288平台的原理图,PCB,核心板开发等一系列硬件设计资料,资料比较全面,需要的自行下载. 1 RK3288核心板原理图 2 RK3288_BOX版原理图,PCB和核心板硬件设计 3  ...

  4. 华为鸿蒙开发板-Hi3516DV300硬件设计原理图PCB硬件

    点击下载:华为鸿蒙开发板-Hi3516DV300硬件设计原理图&PCB&硬件

  5. PCB模块化设计09——RJ45-以太网口PCB布局布线设计规范

    目录 PCB模块化设计09--RJ45-以太网口PCB布局布线设计规范 1.以太网口概述 2.RJ45的典型应用 3.以太网的典型电路设计 ①集成网络变压器的RJ45设计方式 ②变压器分离的的RJ45 ...

  6. 萤火学堂视频：硬件设计-PCB原理图简要讲解

    萤火学堂  视频:硬件设计-PCB原理图简要讲解 https://v.youku.com/v_show/id_XNDY0MTYyNDk4NA%3D%3D.html

  7. 用stm32开发时是直接买现成的开发板还是芯片？开发板学习，芯片硬件设计

    视情况而言,买开发板用于评估和学习,然后买芯片做硬件设计 开发板 开发板上手即可使用,并附带很多模块. 拿到开发板后即可直接根据开发板提供的原理图进行程序编写,学习. 优点:简单快捷,上手快,拿到手就 ...

  8. allegro差分信号走线_浅谈硬件设计中的一些思路和方法（5）—信号系统，又学到了...

    房价在涨,客户需求在涨,体重在涨,房租在涨,火气在涨,唯一不涨的大概只有薪资了??? 现在客户好套路啊~我们卖的A+B,他非要让我在B上开一个兼容C的口子,然后他用C+B.问题是C不是我们的产品啊~让 ...

  9. 什么是硬件设计？——成功的硬件设计需要什么？

    硬件设计就是根据产品经理的需求PRS(Product Requirement Specification),在COGS(Cost of Goods Sale)的要求下,利用目前业界成熟的 芯片方案或者 ...

最新文章

  1. EventBus的粘性事件原理
  2. 过滤器应用【编码、敏感词、压缩、转义过滤器】
  3. 毕业后的五年拉开大家差距的原因在哪里
  4. BAT教程 第三节(FOR命令中的变量)
  5. 项目中常出现的问题及解决
  6. OpenWRT开发之——对C++的支持（解决库依赖问题）
  7. 接口样板_完整的AWS Web样板
  8. 5233杨光--第十四周学习总结
  9. f分布表完整图a=0.01_基于时频分布和CNN的信号调制识别分类方法
  10. **容易混淆的4中park变换**（转载）
  11. python的常用标准库
  12. SpringBoot及SpringCloud版本管理(Gradle版本)
  13. SVN CentOS7 下配置svn的安装及基础配置介绍
  14. selenium3 设置浏览器安装的位置
  15. Google Earth Engine（GEE）计算热度（LST）
  16. 《数据结构与算法》课程设计：18-背包问题
  17. 如何理解特征函数characteristic function
  18. CAD中怎么画指北针？CAD画指北针教程
  19. java socket 加密,Java socket通信实现DES加密与解密
  20. CVE和全球安全漏洞库(NVD, CNNVD, CNVD) 在软件安全检测和验收中的最佳分析工具

热门文章

  1. eclipse集成spring-tool-suit
  2. Ubuntu16配置固定IP地址
  3. Oracle In-Database Archiving演示
  4. Real-Time Rendering 笔记
  5. Java:格林威治时间(GMT)字符串转Date
  6. 【金猿人物展】MobTech袤博科技CEO兰旭：大数据应用应“懂行”又“懂数”
  7. 射频原理和组件介绍：学习如何在频域中分析射频（RF）问题
  8. attempt to configure ONS in FanManager failed with oracle.ons.NoServersAvailable: Subscription time
  9. 数据可视化与文本分类_CodingPark编程公园
  10. 微信登陆信息不回调WXEntryActivity-onResp（）