1、配置步骤

（1）、配置时钟频率

左键frequency planner，填写需要生成的时钟频率，然后点击Calculate，右侧的result frequencies会自动计算能否给出，如果可以给出，点击Apply即可。

（2）、配置时钟类型

点击红色选框的三角，更换合适时钟类型。

（3）、导出寄存器

点击左上角File-save as即可导出62005的寄存器。后续便可将寄存器写入代码中控制62005的输出。

（4）、配置寄存器

根据步骤3导出的寄存器配置62005。

注意R6的高8位中的 bit27和bit22。(62005的寄存器低4位为寄存器地址位，不算在内)。

2、配置举例

上图为CDCE62005配置软件生成的寄存器。则配置顺序为：
68840320
68840301
EB860302
EB860303
EB860314
0600BE5
80B05F26
BD0037F7
80001808
04B05F26

CDCE62005 EVM Software使用记录：生成时钟相关推荐

FPGA初学记录——数字时钟系统搭建（上）
FPGA初学记录--数字时钟系统搭建(上) 野火征途Pro开发板教程--数码管动态展示拓展训练,数字时钟系统搭建文章目录 FPGA初学记录--数字时钟系统搭建(上) 前言一.问题简述二.功能解析 ...
静态时序分析简明教程(五)]生成时钟的sdc约束方法
生成时钟的sdc约束方法一.写在前面 1.1 快速导航链接· 二.生成时钟 2.1 标识时钟源 2.2 时钟命名 2.3 设定生成时钟的特性 2.3.1 -edges 2.3.2 -divide_b ...
（44）生成时钟场景
(44)生成时钟场景 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)生成时钟场景 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态时序分析? 通俗来说:在 ...
（43）生成时钟Generated Clock简介
(43)生成时钟Generated Clock简介 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)生成时钟Generated Clock简介 5)技术交流 6)参考资 ...
【前端设计】SDC中生成时钟create_generated_clock语法解析
我们的目标是┏ (゜ω゜)=☞芯片前端全栈工程师~喵! 前言好久没有写前端设计系列的博客了,这次因为要在系统里加入时钟分频器因此复习一下sdc中关于生成时钟的约束语法,以下内容来自<综合与时序 ...
（6）Software Pack：生成MDK软件包（包内容介绍和PDSC文件介绍）
1.一个Software Pack里面包含以下内容: .h头文件..c源文件.PDSC文件.gen_pack脚本.PACK.xsd.PackChk.LICENSE.README.md 其中(1)需要修 ...
mysql数据库生成json_Python3实现将MySQL数据库中的记录生成JSON数据
思路:首先连接MYSQL数据库,将查询到的数据存放到字典中,然年将每个组装好的字典放到List中调用json.dumps(jsonData, ensure_ascii=False)方法,生成JSON ...
时序约束——2 时钟约束（生成时钟）
时钟约束的不同情况一.输入时钟输入管脚CLK 差分时钟 GT或恢复时钟二.PLL衍生时钟三.分频时钟一,输入时钟 1.输入管脚clk 这是最常见的一种情况,开发板上,晶振过来的时钟,都是cl ...
SRV记录生成的完整教程
SRV记录是一种用于指定特定服务的服务器和端口号的DNS记录类型. 以下是创建SRV记录的完整教程: 打开DNS管理面板,找到你想要添加SRV记录的域名. 创建一个新的SRV记录.在记录类型中选择&q ...

CDCE62005 EVM Software使用记录：生成时钟