Verilog wait语句

wait语句

wait语句是一种不可综合的电平触发事件控制语句，有如下两种形式：

wait(条件表达式) 语句/语句块;
wait(条件表达式);
对于第一种形式，语句块可以是串行块（begin…end）或并行块（fork…join）。当逻辑表达式为“真”时，语句块立即得到执行；否则，暂停进程并等待，直到逻辑表达式变为“真”，再开始执行。

对于第二种形式，当仿真执行到wait语句时，如果条件表达式为真，那么立即结束该语句的执行，仿真程序继续往下执行；否则，仿真程序进入等待状态，直到条件表达式为真。
---------------------
作者：formerman
来源：CSDN
原文：https://blog.csdn.net/formerman/article/details/4548302
版权声明：本文为博主原创文章，转载请附上博文链接！

Verilog wait语句相关推荐

FPGA之道（74）Verilog生成语句
文章目录前言 Verilog生成语句循环生成条件生成 generate-if语句 generate-case语句前言为什么要把这一节单独拎出来,因为个人原因,平时觉得用的Verilog生成语 ...
（111）FPGA面试题-介绍Verilog 块语句fork-join执行过程
1.1 FPGA面试题-介绍Verilog 块语句fork-join执行过程 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-介绍Verilog 块语句f ...
（110）FPGA面试题-介绍Verilog块语句begin-end执行过程
1.1 FPGA面试题-介绍Verilog块语句begin-end执行过程 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-介绍Verilog块语句beg ...
Verilog inout语句使用方法及技巧
1.1 Verilog inout语句使用方法及技巧 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Verilog inout语句使用方法及技巧: 5)结束语. 1.1 ...
Verilog语言语句介绍
Verilog语言语句介绍结构语句 initial语句 always语句赋值语句阻塞赋值非阻塞赋值使用方法条件语句 if_else语句 case语句结构语句共有两个重要的结构语句 in ...
Verilog disable语句
如何中止任务或代码块的执行? Verilog disable语句能够中止任务或代码块. 通常在以下场景中会使用disable语句: 1.在循环中执行"break"命令,跳过循环迭代 ...
verilog case语句_浅谈Design Compiler -- Verilog语言结构到门级的映射
昨天的文章中,我们了解到Design Compiler(DC)作为Synopsys公司开发的一款用于电路综合的EDA工具,在全球数字电路市场去得了巨大的成功,它的设计初衷是将用Verilog HDL语 ...
FPGA学习笔记---Verilog延迟语句分析比较
在Verilog语言中经常要用到延时语句,延时语句添加的位置不同,输出的结果就会不同.今天就来分析比较一下延时语句在不同位置时,对赋值语句的影响. 一.阻塞式左延时赋值文件代码: `timescal ...
编程语言——Verilog基本语句
基本语法过程语句赋值语句条件语句循环语句任务与函数过程语句在一个模块内部可以有任意多个initial语句和always语句,两者都是从仿真的起始时刻开始执行的, 但是initial语句 ...
7.Verilog 条件语句的应用
FPGA教程目录 MATLAB教程目录 -------------------------------------------------------------------------------- ...

Verilog wait语句

Verilog wait语句相关推荐

最新文章

热门文章