Tsu,Tco,Th,Tpd的概念

转自：https://blog.csdn.net/gtkknd/article/details/53064530
tsu : setup time,
定义输入数据讯号在 clock edge 多久前就需稳定提供的最大须求;以正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要比 CLK 提前 tsu 时间以前就要准备好,此 flip-flop 就能于某特定之频率下正常工作.
th : hold time,
定义输入数据讯号在 clock edge 后多久内仍需稳定提供的最大须求;以正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要在 CLK 正缘触发 th 时间内仍要提供稳定之数据,此 flip-flop 就能于某特定之频率下正常工作.
tco : clock output delay,
定义由 clock latch/trigger 到输出数据有效之最大延迟时间 ;以正缘触发(positive edge trigger)的D flip-flop 来举例就是Q 要在 CLK 正缘触发后至多 tco 时间就会稳定输出.
tpd : propagation delay,
定义由输入脚到输出脚最大延迟时间,一般定义予 combination logic circuit 较适合.

Tsu,Tco,Th,Tpd的概念相关推荐

转载：基于Xlinx的时序分析、约束和收敛（3）— 基础概念（下）
本文转载自CSDN博主「孤独的单刀」的原创文章,原文链接:https://blog.csdn.net/wuzhikaidetb/article/details/128339654 1.4种基本的时序路 ...
基于Xlinx的时序分析、约束和收敛（3）----基础概念（下）
1.4种基本的时序路径全系列:<基于Xilinx的时序分析.约束和收敛>目录与传送门下图是一张典型的FPGA与上游器件.下游器件通信的示意图: 其可以划分为4条基本的数据路径,这4条路 ...
建立时间和保持时间关系详解
图1 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器: 保持时间(hold time)是指在触发器的 ...
建立时间与保持时间关系
建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器: 保持时间(hold time)是指在触发器的时钟信 ...
【转载】静态时序分析
1. 背景静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告. 进行静态时序分析,主要目的就是为了提高系统工作主频以及增加系统的稳定性.对 ...
Applying Multicycle Exceptions in the TimeQuest Timing Analyzer--Altera Note
这是一篇关于multicycle exception的Note,文章很详细的介绍了End Multicycle Setup,End Multicycle Hold, Start Multicycle ...
launch edge 和 latch edge 延迟以及静态时序分析相关概念
launch edge和latch edge分别是指一条路径的起点和终点,只是一个参考时间,本身没有什么意义,latch_edge-launch_edge才有意义. 1. 背景静态时序分析的前提就是 ...
基于FPGA的高速数据采集系统实现
欢迎订阅<FPGA学习入门100例教程>.<MATLAB学习入门100例教程> 目录一.理论基础二.核心程序 2.1锁存器模块 2.2双口地址计数器模块 2.3双口RAM模 ...
综合以及布局布线优化
逻辑设计者要在代码级考虑优化.可综合等问题. 代码首先是可用.可综合的:其次是优化:最后此案时考虑可移植和可复用的问题. 1.综合级速度与面积优化设置综合级的速度和面积优化,是指决定了将要实现RTL ...

Tsu,Tco,Th,Tpd的概念

Tsu,Tco,Th,Tpd的概念相关推荐

最新文章

热门文章