利用触发器设计计数器

概述

前面的课程中，介绍了基本触发器的功能特性，对触发器的内部电路进行了分析；然后还对时序电路分析给出了基本思路，即抓住三个核心方程：输出方程、激励方程、次态方程。

学习组合电路和基本触发器的目的是为了设计电路，数字逻辑这门课程的目的是能够设计简单的同步时序电路，并对其简单分析，下文通过一个模16的减1计数器进行说明。

基本流程

要设计时序电路，首先必须要对功能需求进行分析，模16减1计数器的功能需求很显然应该是： 15 –> 14 –> 13 –> 12 –> … –> 1 –> 0 –> 15 –> 14 –> …。

有了上面的迁移关系，接下来应该做的是如何实现这种转换。显然，上面的这种转换关系是我们人类的头脑意识，电路并不知情，因此，我们需要给上面的这种关系进行形式化描述，即对15,14等数字（这个例子里直接认为是状态）进行编码（这个编码是任意的，可以自由发挥，但是一般我们采用大家都认可的规范，这个例子中用二进制数进行编码），编码规则为：
- 15： 1111
- 14： 1110
- 13： 1101
- …
- 0：0000
显然，这里需要4个触发器来存储需要表达的状态。

然后，如何表述状态之间的转换关系呢？前面学习的状态转移表刚好可以表述现态和次态之间的关系，如下表所示：

Q₃Q₂Q₁Q₀	Q_3(t+1)Q_2(t+1)Q_1(t+1)Q_0(t+1)
1111	1110
1110	1101
1101	1100
1100	1011
1011	1010
1010	1001
1001	1000
1000	0111
0111	0110
0110	0101
0101	0100
0100	0011
0011	0010
0010	0001
0001	0000
0000	1111

在得到了编号后状态的基本迁移关系的基础上，需要进一步获取次态和现态之间的关系。上表是一个状态转移真值表，需要得到准确的次态与现态之间的关系。处理方式有两种，一种是直接利用最小项之和，另一种是卡诺图，通常情况下，对于6变量以下，一般采用卡诺图。

首先寻求Q_3(t+1)与Q₃Q₂Q₁Q₀的关系，其对应的卡诺图为：

Q₃Q₂\Q₁Q₀	00	01	11	10
00	1	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	1	1	1

注：卡诺图中的编号即表示了现态

利用卡诺图化简规则，得到：

Q_3(t+1) = Q₃ !(!Q₂!Q₁!Q₀) + !Q₃ (!Q₂!Q₁!Q₀) // 由于markdown中没有异或符号，直接展开

同理，可以获取Q_2(t+1)、Q_1(t+1)、Q_0(t+1)与Q₃Q₂Q₁Q₀之间的关系，得到：

Q_2(t+1) = Q₂ !(!Q₁!Q₀) + !Q₂ (!Q₁!Q₀)
Q_1(t+1) = Q₁ Q₀ + !Q₁ (!Q₀)
Q_0(t+1) = !Q₀

此时，已经得到了次态与现态的准确关系，剩下的工作就是根据所提供的触发器来设计。假设，给定的是4个下降沿J-K触发器，则需要根据J-K触发器的次态方程，对上述方程进行匹配赋值。由此得到：

J₃ = K₃ = (!Q₂!Q₁!Q₀)
J₂ = K₂ = (!Q₁!Q₀)
J₁ = K₁ = (!Q₀)
J₁ = K₁ = 1

因此，最终的电路图为：

分析

至此，模16减1计数器已经实现了。分析上面得到的次态与现态的表达式，其实可以直接写出模32减1的计数器；另外，也可以看出：Q₀的状态每个脉冲都会跳变一次，Q₁的状态每两个脉冲跳变一次，Q₂的状态每四个脉冲跳变一次，Q₃的状态每8个脉冲跳变一次，这种跳变对应着脉冲的2分频、4分频、8分频、16分频。

小结

不管是分析时序电路，还是设计时序电路，切忌简单背诵分析和设计步骤，抓住分析和设计的关键点（分析电路时的三个方程、设计电路时的状态迁移）即可。

简单意味着复杂，计数器可以说是最基本的时序逻辑电路，利用计数器可以做出十分复杂且有用的电路。然而，本文讲解的计数器除了时钟脉冲，没有其它输入，即其不可控，无法灵活使用，下一节将详细讲解163计数器及其应用。

如有错，请大家批评指正！谢谢！

利用触发器设计计数器相关推荐

用labview设计jk触发器_基于LabVIEW的基本触发器设计.doc
您所在位置:网站首页 > 海量文档 &nbsp>&nbsp计算机&nbsp>&nbspLabview 基于LabVIEW的基本触发器设计.doc15页 ...
利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，利用D触发器使其暂态的高电平清零信号延长而稳定
下面的图有错:请将inst3(非门)删去,图74390与ddf都是上升沿触发任务 1:利用 74390 设计一个模 6 计数器,要求从 000 计数至 101,请用 Run Functional S ...
D触发器设计同步12进制加计数器
要求: 1.利用D触发器设计一个同步12进制的加法计数器,写出设计过程: 2.用Multisim进行仿真,借助逻辑分析仪,观察波形图. 步骤: 首先列出同步十二进制加法计数电路的状态表确定激励方程组 ...
multisim仿真D触发器设计的模六计数器并在数码管显示0-5
D触发器设计的模6计数器设计思路从000计数到101,并用卡诺图进行化简,没有输出为摩尔型用quartus仿真看波形 BCD译码选择74LS48芯片,将D触发器输出Q2Q1Q0对应接到输入管脚C ...
数字逻辑练习题（十一）利用74LS161设计一个七进制计数器
一.题目描述已知74LS161为同步四位二进制加法计数器,其逻辑符号和功能表如下,请利用74LS161设计一个七进制计数器.应写出分析设计过程. 二.问题解答 (1)分析采用同步置数法进行设计:
（38）FPGA面试题Verilog设计计数器
1.1 FPGA面试题Verilog设计计数器 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题Verilog设计计数器: 5)结束语. 1.1.2 本节引 ...
（41）Verilog HDL D触发器设计
(41)Verilog HDL D触发器设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL D触发器设计 5)结语 1.2 FPGA简介 FPG ...
SQL sever数据库触发器设计
SQL sever数据库触发器设计一.目的: 能够理解触发器调用的机制. 能够使用SQL命令创建DML触发器. 能够完成触发器的修改.删除等管理任务. 二.触发器: 定义:触发器( T rigger ...
数电实验六：利用MSI设计组合逻辑电路
转载自https://wu-kan.cn/_posts/2018-08-27-利用MSI设计组合逻辑电路/ 数字电子技术实验报告实验题目:利用MSI设计组合逻辑电路预习报告内容一:74LS138 ...

利用触发器设计计数器

概述

基本流程

分析

小结

利用触发器设计计数器相关推荐

最新文章

热门文章