force语句的使用

笔者在一次仿真工程中，想通过force语句强制使内部的某个信号赋值，将仿真遇到的一些问题总结如下：

不管内部信号是reg还是wire，在force赋值时都是reg。

reg            reco_coor_vld     ;//zuobiao
reg            reco_frm_vld    ;//ID
reg            stim_conf_vld      ;//moniyuan
reg            start_send_vld   ;//send
reg  [31:0]    suart_data         ;//data
reg            init_done      ;

对内部变量直接赋值也是可以的。

initial beginforce top_uut.suart_data    =32'h00010001;force top_uut.stim_conf_vld =1'b1;
end

3.正确的操作方法是：
先初始化本地变量与赋值变量（虽然他们的名字一般定义为一样），然后进行赋值。

initial  beginclk_40M        = 1'b0;   clk_100M    = 1'b0;clk_125M   = 1'b0;clk_156p25M    = 1'b0;I_rx_data  = 1'b1; force top_uut.suart_data=suart_data;//初始化force top_uut.stim_conf_vld=stim_conf_vld;//初始化force top_uut.start_send_vld=start_send_vld;//初始化force top_uut.reco_coor_vld=reco_coor_vld;//初始化force top_uut.reco_frm_vld=reco_frm_vld; //初始化force init_done= top_uut.init_done;   //初始化
endinitial  beginsuart_data=0;stim_conf_vld=1'b0;start_send_vld=1'b0;reco_coor_vld=1'b0;reco_frm_vld=1'b0;@(posedge  init_done);#100;///==============stim source   //赋值操作@(posedge clk_100M)beginsuart_data=32'hffff0100;//contiue send , internal source , increase data stim_conf_vld=1'b1;end @(posedge clk_100M)beginsuart_data=32'h0;     //contiue send , internal source , increase data stim_conf_vld=1'b0;end   ///==============send start      @(posedge clk_100M)beginsuart_data=32'h0;start_send_vld=1'b1;end @(posedge clk_100M)beginsuart_data=32'h0;   start_send_vld=1'b0;end      ///======zuobiao@(posedge clk_100M)beginsuart_data=32'h00010001;reco_coor_vld=1'b1;end @(posedge clk_100M)beginsuart_data=32'h00010001;reco_coor_vld=1'b0;end ///=ID@(posedge clk_100M)beginsuart_data=32'h00000001;reco_frm_vld=1'b1;end @(posedge clk_100M)beginsuart_data=32'h00000001;reco_frm_vld=1'b0;end end

force语句的使用相关推荐

verdi中如何查看force信号信息
转载:verdi中如何查看force信号信息 | 骏的世界 (lujun.org.cn) 在仿真中,我们会有对信号进行force的操作,从而实现某些特定的功能.但是在仿真波形中,不能直接从波形上看出, ...
navicat for mysql执行sql语句报错： [Err] 1146 - Table ‘performance_schema.session_status‘doesn‘t exist 解决办法
navicat for mysql执行sql语句报错: [Err] 1146 - Table 'performance_schema.session_status' doesn't exist 解决办 ...
Verilog初级教程（14）Verilog中的赋值语句
文章目录前言正文合理的左值过程性赋值(Procedural assignment) 连续赋值过程连续性赋值往期回顾前言何为赋值语句?即将值放到线网或者变量上,这种操作称为赋值,英文:a ...
Verilog testbench总结(二)
1．激励的设置相应于被测试模块的输入激励设置为reg型,输出相应设置为wire类型,双向端口inout在测试中需要进行处理. 方法1:为双向端口设置中间变量inout_reg作为该inout的输出寄 ...
SAS 对数据的拼接与串接
SAS 对数据的拼接与串接使用SAS对数据进行串接.合并.更新与修改. 1. 数据集的纵向串接数据集的纵向串接指的是,将两个或者多个数据集首尾相连,形成一个新的数据集. 对数据集的纵向串接可以通 ...
如何编写testbench的总结（非常实用的总结）
1．激励的设置相应于被测试模块的输入激励设置为reg型,输出相应设置为wire类型,双向端口inout在测试中需要进行处理. 方法1:为双向端口设置中间变量inout_reg作为该inout的输出寄 ...
SAS︱数据索引、数据集常用操作(set、where、merge、append)
代码部分大多来源于姚志勇老师的<SAS编程与数据挖掘商业案例>. 每每以为攀得众山小,可.每每又切实来到起点,大牛们,缓缓脚步来俺笔记葩分享一下吧,please~ ------------ ...
大疆FPGA/芯片开发工程师（A卷）笔试题（含详解）
大疆芯片开发岗A卷文章目录一.单选题二.多选题三.填空题四.问答题 **说明:答案仅供参考,个别可能存在错误.** 一.单选题 1.下列关于多bit数据跨时钟域的处理思路,错误的有 A ...
jk触发器改为四进制_锁存器、触发器、寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...

force语句的使用

force语句的使用相关推荐

最新文章

热门文章