Verilog 语言 —

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器在数字系统中应用广泛，如电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

通过设计实现计数间隔为1s的计数器，通过使FPGA开发板上的LED灯在前0.5s处于点亮状态，后0.5s处于熄灭状态来验证。输入有时钟，复位信号，一路输出信号到LED灯。

计数器有两点重要问题，一是控制好什么时候开始计数，另一个就是控制好什么时候清零。在该模块中只需要当复位信号撤销，时钟沿到来就可以计数，计数器清零有两种情况，一是计数器计满后自动清零，二是计数器计数到我们需要的计数值进行清零。由于计数间隔是1s，系统时钟是50MHz，那么其频率f=5*10^7Hz，则计数器在1s之内要完成5*10^7次计数。由于从0开始计数，所以最终计数是5*10^7-1，选择将计数到f/2 -1 时，对led输出信号取反来实现。

这里为了便于观察，将计数最大值定为24，即计数到最大值24 时，输出信号led波形取反，符合。

Verilog 语言 ——计数器相关推荐

(4)verilog语言编写计数器
2.4 verilog语言编写计数器 2.4.1 本节目录 1)本节目录: 2)FPGA简介: 3)verilog简介: 4)verilog语言编写计数器: 5)本节结束. 2.4.2 FPGA简介 ...
使用Verilog语言描述计数器——脉动计数器；脉动计数器具有减法计数功能。采用模块设计和行为级设计方法。
使用Verilog语言描述计数器--脉动计数器. 内容说明: 本次设计的计数器属于脉动计数器.使用Verilog语言设计,并且设计方法采用模块设计和简单的行为级设计.会有这两种设计的对比测试.最后,会 ...
基于Verilog语言的13进制计数器设计
基于Verilog语言的13进制计数器设计 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 2019/11/10 ...
Verilog语言菜鸟教程知识关键点记录
Verilog语言菜鸟教程知识关键点记录 1.两类数据类型:线网数据类型与寄存器数据类型,线网表示物理元件之间的连线,寄存器表示抽象的数据存储元件. 2.Verilog 作为硬件描述语言,主要用来生成 ...
Verilog语言快速入门（一）
组合逻辑的一般模板时序电路的一般模板模块总体结构模块说明功能描述 1.assign语句 1)算数型 2)逻辑型 3)关系运算符 4) 等价运算符 5)按位运算符 6)缩减运算符 7) 移位 ...
verilog语言实现FPGA板的交通信号灯
数字电子技术课程设计报告设计题目: 交通信号灯目录一.概述二.任务书(任务功能介绍) 三．系统设计 1.基本原理 2.系统设计框图四.各单元设计(Verilog源代码及仿真图) 五.总体电路 ...
对于Verilog语言的一些总结
1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:forever,while等: 4.尽量采用同步方式设计电路: 5.尽量采用行为语句完成设计: 6.always过程块 ...
【fpga里Verilog语言的小知识点】
提示:小白撰写,如有错误希望指出目录前言总结前言记录一下学习fpga里Verilog语言的小知识点,持续更新. 提示:以下是本篇文章正文内容 1.A = B ? C : D 是一个条件运算符 ...
基于FPGA的数字电子琴——数电小系统设计【数字电子技术】(使用Vivado中的verilog语言）含piano代码文件（全）
目录一.电路功能描述二.方案设计 1. 总体设计方案 2. 对原理框图或程序流程图做出简单解释 3. 各模块介绍 3.1 音频驱动模块 3.2 LED显示模块 3.3 数码管显示模块 3.4 矩阵 ...

Verilog 语言 ——计数器

Verilog 语言 ——计数器相关推荐

最新文章

热门文章