Down-Sampling 降采样（Verilog）

简介

在图像处理领域中，降采样是一个非常常用的图像处理方法，目的是为了在大体上不改变图片的情况下，缩小图像，降低分辨率，减少数据的计算量，生成对应图像的降采样图。本质就是抽取图像数据来降低特征的维度进而保留有效的信息。

原理

对一个需要处理的图片的像素值序列间隔几个像素值取样一次，也就是抽取像素值，得到的新的像素值序列就是原像素值序列的降采样，也称为下采样。

降采样分为整数倍降采样和分数倍降采样，在这篇文章中，介绍的是比较常用的 2 倍降采样，也可以说是奇数降采样或偶数降采样。

模块端口图

这里把 RGB 数据的三个通道都列了出来，当然也可以用其他的图像数据格式，如：YUV 。

设计文件代码

以下为降采样的设计代码，留下的是偶数列的图像数据。代码中控制计数器的为 MCNT，也就是计数最大值，这个视情况而定，也可用数据有效信号（Data_valid）来控制计数器。

   module Down_Sampling(Data_in_r,Data_in_g, Data_in_b,clk,rst_n,Data_out_r,Data_out_g,Data_out_b,);input [7:0] Data_in_r;input [7:0] Data_in_g;input [7:0] Data_in_b;input clk;input rst_n;output [7:0] Data_out_r;output [7:0] Data_out_g;output [7:0] Data_out_b;parameter MCNT = 根据情况定 也可用数据有效信号控制；reg [10:0] Data_cnt;always@(posedge clk or negedge rst_n)if(!rst_n)Data_cnt <= 0;else if(Data_cnt == MCNT) Data_cnt <= 0;else Data_cnt <= Data_cnt + 1;always@(posedge clk or negedge rst_n)if(!rst_n)beginData_out_r <= 0;Data_out_g <= 0;Data_out_b <= 0;endelse if(!Data_cnt[0])beginData_out_r <= Data_in_r;Data_out_g <= Data_in_g;Data_out_b <= Data_in_b;end  else beginData_out_r <= Data_out_r;Data_out_g <= Data_out_g;Data_out_b <= Data_out_b;endendmodule

以下为留下奇数列的图像数据。

   module Down_Sampling(Data_in_r,Data_in_g, Data_in_b,clk,rst_n,Data_out_r,Data_out_g,Data_out_b,);input [7:0] Data_in_r;input [7:0] Data_in_g;input [7:0] Data_in_b;input clk;input rst_n;output [7:0] Data_out_r;output [7:0] Data_out_g;output [7:0] Data_out_b;parameter MCNT = 根据情况定 也可用数据有效信号控制；reg [10:0] Data_cnt;always@(posedge clk or negedge rst_n)if(!rst_n)Data_cnt <= 0;else if(Data_cnt == MCNT) Data_cnt <= 0;else Data_cnt <= Data_cnt + 1;always@(posedge clk or negedge rst_n)if(!rst_n)beginData_out_r <= 0;Data_out_g <= 0;Data_out_b <= 0;endelse if(Data_cnt[0])beginData_out_r <= Data_in_r;Data_out_g <= Data_in_g;Data_out_b <= Data_in_b;end  else beginData_out_r <= Data_out_r;Data_out_g <= Data_out_g;Data_out_b <= Data_out_b;endendmodule

Down-Sampling 降采样（Verilog）相关推荐

Verilog功能模块——降采样
一. 模块功能与应用场景模块功能:对输入信号进行降采样. 应用场景: 输入数据量太大,后级难以处理,需要减小信号量而不丢失关键信息二. 模块框图与使用说明参数DOWN_SAMPLING_TIME ...
降采样数字滤波器-MATLAB建模
用于SD-ADC后级的降采样数字滤波器说明第六届集创赛芯海杯赛题对数字滤波器的要求不是很高,记录一下从Matlab搭建模型到Verilog HDL代码实现,到一部分后仿的过程. Matlab-Si ...
ECCV 2020 Oral | 可逆图像缩放：完美恢复降采样后的高清图片
点击上方"小白学视觉",选择加"星标"或"置顶" 重磅干货,第一时间送达本文介绍的是ECCV 2020 Oral论文<Inverti ...
Invertible Image Rescaling 可逆图像缩放：完美恢复降采样后的高清图片（ECCV 2020 Oral ）
论文地址:https://arxiv.org/pdf/2005.05650.pdf 开源代码:https://github.com/pkuxmq/Invertible-Image-Rescaling( ...
降采样，过采样，欠采样，子采样，下采样，上采样，你学会了吗？【总结】
降采样: 2048HZ对信号来说是过采样了,事实上只要信号不混叠就好(满足尼奎斯特采样定理),所以可以对过采样的信号作抽取,即是所谓的"降采样". 在现场中采样往往受具体条件的限 ...
我们成功给OpenCV添加了三维点云降采样算法！
作者:阮业淳,钟万里,张昌圳(本科生) 指导教师:于仕琪南方科技大学计算机科学与工程系知名开源计算机视觉库OpenCV(Open Source Computer Vision Library)在其 ...
奈奎斯特抽样频率 matlab仿真,奈奎斯特采样定理、降采样、过采样
奈奎斯特采样定理 fs >= 2fH 根据奈奎斯特采样定理,需要数字化的模拟信号的带宽必须被限制在采样频率fs的一半以下,否则将会产生混叠效应,信号将不能被完全恢复.这就从理论上要求一个理想的截 ...
点云降采样（DownSampling）
点云降采样 1 概述三维点云往往包含大量冗余数据,直接处理计算量大,消耗时间长,因此对其进行降采样是十分必要的.降采样同时也是点云预处理过程中的关键环节. 2 常用方法 2.1 体素网格下采样 2. ...
echarts-sampling降采样
今天修改一个echarts的渲染效率问题. 首先修改请求数据的问题,原先的逻辑是点击的时候请求数据,我看了下数据大概有七千多条,请求耗时是1.6s-1.7s,这是在我的电脑上.同事反馈在他的电脑上需要 ...

Down-Sampling 降采样（Verilog）

简介

原理

模块端口图

设计文件代码

Down-Sampling 降采样（Verilog）相关推荐

最新文章

热门文章