HDLbits 4位BCD计数器2

module top_module (input clk,input reset,   // Synchronous active-high resetoutput [3:1] ena,output [15:0] q);reg [3:0]unit,ten,hun,thu;//个位循环0~9always@(posedge clk)beginif(reset)unit <= 4'b0;else if(unit == 9)unit <= 4'b0;elseunit <= unit + 1'b1;end// 十位循环，先判断十位上是不是9，是就接着判断个位上是不是9，个位数是9，十位为0，个位不是9，十位保持不变。不是就在个位是9的时候+1always@(posedge clk)beginif(reset)ten <= 4'b0;else if(ten==9)begin if(unit==9)ten <= 4'b0;elseten<= ten;endelse if(unit ==9)ten <= ten +1'b1;elseten <= ten;end// 百位循环，先判断百位上是不是9，是就接着判断十位个位上是不是99，是99，百位为0，不是99，百位保持不变。不是就在个位和十位是99的时候+1。因为百位数是逢100进一always@(posedge clk)beginif(reset)hun <= 4'b0;else if(hun==9)begin if(ten==9&unit==9)hun <= 4'b0;elsehun <= hun;endelse if(ten==9&unit==9)hun <= hun + 1'b1;elsehun <= hun;end always@(posedge clk)beginif(reset)thu <= 4'b0;else if(thu==9)beginif(hun==9&ten==9&unit==9)thu <= 4'b0;elsethu <= thu;endelse  if(hun==9&ten==9&unit==9)thu <= thu + 1'b1;elsethu <= thu;end assign q = {thu,hun,ten,unit};assign ena = {hun==9&ten==9&unit==9,ten==9&unit==9,unit ==9};endmodule

HDLbits 4位BCD计数器2相关推荐

4位BCD计数器设计
状态转换: 输出函数: 4位BCD计数器设计:
4位BCD计数器Verillog简便代码-无需例化子模块
4位BCD计数器Verillog简便代码-无需例化子模块文章目录 4位BCD计数器Verillog简便代码-无需例化子模块题目要求 Verilog代码 - 不例化子模块 Verilog代码 - 例 ...
三位bcd加法计数器_两个8位BCD编号的加法| 8085微处理器
三位bcd加法计数器 Problem statement: 问题陈述: To perform addition operation between two 8-bit BCD numbers usin ...
HDLBITS笔记27：计数器（4位计数器、计算0-9/0-10计数器、具有控制信号的计数器）
目录题目1:4位二进制计数器(four-bit-binary counter) 题目2:计数器10(decade counter) 题目3:计数器10(dacade counter again) 题 ...
HDLBits答案(11)_Verilog计数器
Verilog计数器 HDLBits链接前言今天更新一个小节内容:计数器.计数器可以说是我们接触数字电路以后用的最频繁的模块之一了,无论是项目.应聘还是将来的工作,计数器都无处不在. 题库题目描 ...
FPGA _Verilog HDL_8位加法计数器设计实验
一.题目 8位加法计数器设计. 二.源代码说明:本实验实现了八位加法计数器,可以用于定时1us;其中CLK,EN,RST, LOAD,DATA作为输入信号:CLK作为时钟信号,频率为50MHz:EN ...
单片机（keil c51）：BCD码转化为二进制（以4位BCD码举例，依此类推）
BCD码转化为二进制原理: 一个BCD码表示0~9,所以一个BCD码的取值范围为0000~1001. 在机器里所有的数都是按照二进制存入的,所以只需将BCD码转换为十进制即可. 4位BCD码可以表示 ...
4位递增计数器的设计（详解并附有代码）
本关任务:设计一个4位二进制(十六进制)同步递增计数器,要求具有同步置数.异步清零功能. 相关知识计数是一种最简单的基本运算.计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进 ...
【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
2.设计16位二进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位法一 author : Mr.Mao e-mail : 2458682080@qq.commodule CNT_16B2 ...

HDLbits 4位BCD计数器2

HDLbits 4位BCD计数器2相关推荐

最新文章

热门文章