PCB Stack设计规范

前言：

在高速数字电路设计流程中，第一步需要做的就是根据系统的复杂程度，成本因素等相关方面决定印制电路板(PCB)的叠层结构(Stack)，而在PCB stack设计的过程中，特征阻抗也是一个重点关注的问题。

1、叠层结构的选择

电路板的叠层结构分为2层，4层，6层，8层，10层等等。目前常用的用于主板设计的主要有4层与6层，至于8层。而对于更为复杂的系统，像小面积的Add-in Card，大型通信设备中的某一模块，像SDH，Multi-serve Router，这些设备常用12层甚至是更多层。本文主要的出发点就是以较为简单的例子，介绍PCB叠层设计中的参数问题。

（1） 4层电路板

对于4层电路板，这是市场上最常用的一种叠层结构，它的结构无外乎下面几种方案，如图1，具体取决于哪种方案最好，主要是看布线层面的选择，参考平面的选择以及EMC/EMI的考虑。这里把signal层放在内层有利于屏蔽辐射，便于EMC的设计，但不利于系统的Debug。常用的方案是04A。

（2）6层电路板

对于6层版，叠层结构的选择性较多，如下图：

最常用的叠层结构主要是06A，06G，06K。06A有四层布线层，便于布线。06G有两个GND，这样的话Top与Bottom层参考平面都是GND，是一种很好的选择。对于06K，这样做，主要是3个信号层布线有点紧张，让第四层作为备用的信号层，最后不用的地方都铺上铜箔，即确切的说，该种叠层结构的layer4是signal/GND。对于其他的叠层结构，像10层，18层，参考下图：

2、特征阻抗的计算

设计完叠层结构，具体的就要设计各个叠层的厚度了，这里主要的切入点就是特征阻抗，电源平面和地平面的目标阻抗了。

对特征阻抗的理解可以类似于软水管，特征阻抗类似软水管对水流的阻力，电流类似于水流，走线与参考平面的距离类似于软水管与地平面的距离——可想象为体现在压强方面。

（1）影响特征阻抗因素

影响特征阻抗的因素很多，主要体现在下面几个方面：

1> 介电质常数,与阻抗值成反比 [Er值愈高 , Z0值愈低]

2> 线路层与接地层间介电层厚度,与阻抗值成正比,参考基板及PP之压合厚度，[介层愈厚 , Z0值愈高]，介电层厚度类比于软水管离地平面的高度，介电层厚度越大，表示离地平面越高，从而导致水流变缓，好比软水管对水的阻力变大，从而特征阻抗变大。

3> 线宽,与阻抗成反比 [线宽愈细 , Z0值愈高]，线宽越细，表示软水管截面积变小，对水流的阻力变大，从而水利变小，特征阻抗变大。

4> 铜厚,与阻抗值成反比 [铜愈厚 , Z0值愈低]，铜厚变小，表示软水管截面积变小，对水流的阻力变大，从而水利变小，特征阻抗变大。

一般来说，内层为基板铜厚,厂内1OZ=1.2 mil~1.4mil,外层为基板铜箔厚度+镀铜厚度

5> 差动阻抗相邻线路与线路之间的间距,与阻抗值成正比 [Spacing愈小 , Z0值愈低]，这个很好理解，间距变小，表示耦合越好，从而软水管对水流的阻力越小，特征阻抗变小。

6> 线路层与线路层间介电层厚度,与阻抗值成反比。

7> 防焊漆厚度,与阻抗值成反比[绿漆愈厚 , Z0值愈低]，绿漆可以类比于堤坝对水流的保护作用，绿漆越厚，堤坝越厚，表示对水流的保护作用越好，水流都不会丢失，从而水流越大，对水流的阻碍越小，特征阻抗越低。

（2）Microstrip单端阻抗模型

下图是表示微带线(Microstrip)的单端阻抗计算方法：

1> Surface Microstrip

2> Coated Microstrip

（3）Microstrip差分阻抗模型

下图表示微带线的差分阻抗计算方法：

1> Edge-coupled Surface Microstrip

2> Edge-coupled Coated Microstrip

说明：

<1> 关于铜厚T ：内层，1 oz=1.2mil~1.4mil左右，需要向PCB版厂确认，一般取为1.4mil。外层，厚度应该为基铜的厚度+镀层厚度

<2> 关于线宽：内层0.5oz上幅=下幅–0.5mil , 1oz / 经电镀上幅=下幅 – 0.8mil。外层，上幅=下幅 *(85-90%)

<3>防焊层厚度：一般最小是0.4mil。单端阻抗：防焊前后约差7 ohms, 标示下限 +4mil 上限 +2mil。对于差动阻抗：防焊前后约差14 ohms, 标示下限 +10mil 上限 +4mil。

3、阻抗计算实例说明

传输线阻抗是从电报方程推导出来(具体可以查询微波理论)，当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来。

由上图可知，这是一个8层电路板的叠层结构，这就可以理解了，PP表示Prepreg。PP是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是PP类型介质,只不过他两面都覆有铜箔,而PP则没有。

那么每一层的铜箔厚度是怎么表示的呢？铜箔重量一般以Oz来表示。重量的单位1Oz(盎司)=28.3 g(克)。在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz，它与Mil对应的关系是：

为了更好说明特征阻抗计算方法，在此假设板厚为1.6mm,也就是64mil 左右, 单端阻抗要求55Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线。

采用Polar Si8000计算Top与Bottom层微带线的单端阻抗为：

对应的，差分阻抗的计算如下图：

为了验证覆绿漆与不覆绿漆的区别，参照下图与上图的区别，可以看出，在这里不覆绿漆时特征阻抗比覆绿漆时增加了大约3.5Ohm。

这也验证了绿漆越厚，特征阻抗越小的说法(不覆盖可以表示为厚度为0)。

这里在举一个6层板的例子，更好的说明带状线特征阻抗计算的方法。在此假设板厚为1.5mm,也就是60mil 左右, 单端阻抗要求55Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线。

单端阻抗的计算如下图：

对应的差分阻抗如下图：

这里Top层与Bottom层的走线都参照这个计算，因为他们是对称的。

再计算内层的特征阻抗。

资料来源：一牛网论坛

关键字：PCB、PCB设计

参考资料：http://bbs.16rd.com/citiao-jishu-PCB.html

PCB Stack设计规范相关推荐

值得收藏！268条PCB layout设计规范
关注.星标公众号,直达精彩内容今天给大家分享 268 条 PCB layout 设计规范,抓紧收藏吧! 按部位分类技术规范内容 1 PCB布线与布局 PCB布线与布局隔离准则:强弱电流隔离.大小电 ...
PCB模块化设计24——DCDC电源模块PCB布局布线设计规范
目录 PCB模块化设计24--DCDC电源模块PCB布局布线设计规范 1.DCDC电源概述 2.BUCK DC-DC工作时的电流通路 3.DCDC设计 1.芯片手册的下载 2.原理图分析 3.布局 1 ...
PCB Layout设计规范-通用篇
PCB Layout设计规范-通用篇 1.主要目的 1.1规范PCB的设计流程. 1.2保证PCB设计质量和提高设计效率. 1.3提高PCB设计的可生产性.可测试性.可维护性. 2.适用范围适用于本 ...
PCB模块化设计13——FLASH、DDR和eMMC高速PCB布局布线设计规范
目录 PCB模块化设计13--FLASH和DDR高速PCB布局布线设计规范一.Flash高速PCB布局布线设计规范 1.Flash介绍 2.NOR和NAND性能比较 3. NAND Flash的用途 ...
268条PCB Layout设计规范
转自:电子发烧友网 PCB是印刷电路板(即Printed Circuit Board)的简称.印刷电路板是组装电子零件用的基板,是在通用基材上按预定设计形成点间连接及印制元件的印制板.该产品的主要功能 ...
【PCB / KEN】268 条 PCB Layout 设计规范
268 条 PCB Layout 设计规范为免原文失效,另抄录如下: 原文地址:全了! 268条PCB Layout设计规范(经典收藏) 为免原文失效,另抄录如下: 序号按部位分类技术规范内容 ...
PCB模块化设计05——晶体晶振PCB布局布线设计规范
PCB模块化设计05--晶体晶振PCB布局布线设计规范布局要求: 1.布局整体紧凑,一般放置在主控的同一侧,靠近主控IC. 2.布局是尽量使电容分支要短(目的:减小寄生电容,) 3.晶振电路一般采用 ...
PCB模块化设计20——光耦模块PCB布局布线设计规范
目录 PCB模块化设计20--光耦模块PCB布局布线设计规范 1.简介 2.光耦的分类 3.布局布线分析要点 PCB模块化设计20--光耦模块PCB布局布线设计规范 1.简介光耦的全称是光耦合器,英 ...
PCB模块化设计18——SATA接口模块PCB布局布线设计规范
目录 PCB模块化设计18--SATA接口模块PCB布局布线设计规范 1.SATA是什么? 2.PCB设计 PCB模块化设计18--SATA接口模块PCB布局布线设计规范高速储存应用SATA的PCB ...

PCB Stack设计规范

PCB Stack设计规范相关推荐

最新文章

热门文章