组合逻辑和时序逻辑有什么区别

根据逻辑电路的不同特点，数字电路可以分为：组合逻辑和时序逻辑。

1 组合逻辑：

组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的verilog描述方式有两种：

（1）：always @（电平敏感信号列表）

always模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在always 模块中可以使用if、case 和for 等各种RTL 关键字结构。由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”。always 模块中的信号必须定义为reg 型，不过最终的实现结果中并没有寄存器。这是由于在组合逻辑电路描述中，将信号定义为reg型，只是为了满足语法要求。

（2）：assign描述的赋值语句。

信号只能被定义为wire型。

2 时序逻辑：

时序逻辑是Verilog HDL 设计中另一类重要应用，其特点为任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。电路里面有存储元件（各类触发器，在FPGA 芯片结构中只有D 触发器）用于记忆信息，从电路行为上讲，不管输入如何变化，仅当时钟的沿（上升沿或下降沿）到达时，才有可能使输出发生变化。

与组合逻辑不同的是：

（1）在描述时序电路的always块中的reg型信号都会被综合成寄存器，这是和组合逻辑电路所不同的。

（2）时序逻辑中推荐使用非阻塞赋值“<=”。

（3）时序逻辑的敏感信号列表只需要加入所用的时钟触发沿即可，其余所有的输入和条件判断信号都不用加入，这是因为时序逻辑是通过时钟信号的跳变沿来控制的。

组合逻辑和时序逻辑有什么区别相关推荐

组合逻辑和时序逻辑的区别与联系
根据逻辑电路的不同特点,数字电路可以分为:组合逻辑和时序逻辑组合逻辑组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原本的状态无关,逻辑中不牵涉跳变沿信号的处理,组合逻辑的verilo ...
组合逻辑和时序逻辑的区别
分三点代码上:组合逻辑常常伴随着*号的代码而时序逻辑常常伴随着时钟上升沿电路层面:时序逻辑在组合逻辑的基础上多加了一个D 触发器波形上看来:组合逻辑的波形是即刻反应变化的与时钟无关,但是时序逻 ...
组合逻辑和时序逻辑学习笔记
目录数字逻辑电路的种类组合逻辑时序逻辑同步有限状态机数字逻辑电路的构成组合逻辑构成时序逻辑构成组合逻辑举例一.一个八位数据通路控制器二.一个八位三态数据通路控制器数字逻辑电路的种 ...
FPGA学习笔记——wire和reg数据以及组合逻辑和时序逻辑
Testbench 编写 wire和reg使用方法 wire语句表示以assign关键字指定的组合逻辑信号,模块的输入输出都默认为wire型,相当于物理接线. reg语句表示寄存器类型.用于alway ...
FPGA之道（43）编写纯净的组合或时序逻辑
文章目录前言编写纯净的组合或时序逻辑组合逻辑描述方法范例介绍注意事项注意语句顺序纯时序逻辑描述方法范例介绍注意事项避免敏感双沿注意语句顺序清晰的时序逻辑描述方法范例介绍无伤 ...
FPGA学习笔记---时序逻辑与组合逻辑分析比较
在学习FPGA使用Verilog HDL语言编程时,开始遇到时序逻辑和组合逻辑时概念一看就明白,但是实际使用时还是不清楚到底要用哪个.现在用就一个例子来体会一下这两者的区别. 首先先看组合逻辑和时序逻 ...
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记（十一）：时序逻辑...
时序逻辑将会是本笔记的最后几章的主题.虽然数字电路课程还包括脉冲电路.模数转换.EDA等内容,但那些和本文的主线内容(不注重硬件搭建的电路设计)关系就不大了. 一.时序功能我们从一个例子开始,说明时 ...
【 Verilog HDL 】清晰的时序逻辑描述方法之计数器的描述范例
所谓清晰,就是便于阅读与理解,如下HDL代码所描述的电路就是清晰的时序逻辑电路,对应计数器的功能: always@( posedge clk ) beginif( rst )begincount &l ...

组合逻辑和时序逻辑有什么区别

组合逻辑和时序逻辑有什么区别相关推荐

最新文章

热门文章