Verilog中使用连续@posedge会是什么现象，是否可综合

连续@posedge是可以综合，如果后面是阻塞赋值，会出现以下现象：

这部分是源码中的执行部分：

@(posedge clk) b = a;
@(posedge clk) c = b;
$display("blocking2 a = %b    b = %b c = %b",a,b,c);@(posedge clk)
beginc = b;b = a; $display("blocking1 a = %b    b = %b c = %b",a,b,c);
end

这部分是测试代码的主体：

initial
beginclk    = 1'b1;a  = 4'b0;sel    = 2'b0;repeat(15)begin#6sel = sel + 2'b1;a  = 4'd0;#6 a   = 4'd6;  end
end
always #1 clk = ~clk;

现象如下：

可以看到，其他的单个@posedge的都是输出6次，两个@posedge连着用，后面又跟的是阻塞赋值，就导致本来该出现6次的$display只出现了6/2次，更改位三连@就只剩6/3 = 2次了。是由于第一次阻塞赋值必须完成之后才能出第一个@，这时候边沿已经过去了，然后还得接着等第二个边沿，就在第二个@处等着，所以对于 $display，就错过了一个沿，所以就少了半，两个轮回就是三次。

那如果是三个@posedge是不是就应该只显示两次了呢，是的：

@(posedge clk) b = a;
@(posedge clk) c = b;
@(posedge clk) $display("blocking2 a = %b    b = %b c = %b",a,b,c);

但是这种写法是可以综合的吗？我们验证一下：

的确是可综合的。

Verilog中使用连续@posedge会是什么现象，是否可综合相关推荐

Verilog中clk为什么要用posedge，而不用negedge
posedge是上升沿,电平从低到高跳变 negedge是下降沿,电平从高到低跳变对于典型的counter逻辑 always @(posedge sys_clk or negedge sys_rst ...
FPGA之道（35）Verilog中的并行与串行语句
文章目录前言 Verilog的并行语句 Verilog连续赋值语句普通连续赋值语句条件连续赋值语句 Verilog程序块语句沿事件纯组合always 纯时序always 具有同步复位的alw ...
Verilog 中 wire 和 reg 数据类型区别
两者差别很大,完全不能取消. 在Verilog中,wire永远是wire,就是相当于一条连线,用来连接电路,不能存储数据,无驱动能力,是组合逻辑,只能在assign左侧赋值,不能在always @ 中 ...
Verilog中wire与reg类型的区别
这是事转载的一篇文章,觉得不错,虽然中间有点小错误. wire与reg类型的区别: wire型数据常用来表示以assign关键字指定的组合逻辑信号.模块的输入输出端口类型都默认为wire型.默认初始值 ...
Verilog中wire与reg类型的区别（转载自http://www.cnblogs.com/farbeyond/p/5204586.html）
wire与reg类型的区别: wire型数据常用来表示以assign关键字指定的组合逻辑信号.模块的输入输出端口类型都默认为wire型.默认初始值是z. reg型表示的寄存器类型.always模块内被 ...
Verilog中 reg和wire 用法以及always和assign的区别
1.从仿真角度来说,HDL语言面对的是编译器,相当于使用软件思路,此时: wire对应于连续赋值,如assign: reg对应于过程赋值,如always,initial: 2.从综合角度,HDL语言面 ...
C语言边沿触发函数,边沿触发在Verilog中又分为两种-Read.PPT
技术廖义奎第章编程基础本次课内容过程赋值行为描述过程中并没有进程的概念但却有与进程相同功能的三种过程分别是和模块实例这三种在执行的方式上与进程一样在过程之间是并行执行的模块实例已在前面介绍过将在赋值一 ...
Verilog初级教程（16）Verilog中的控制块
文章目录前言正文条件语句if 语法硬件实现循环语句 forever repeat while for 往期回顾参考资料及推荐关注前言硬件行为的实现离不开条件语句和其他控制逻辑流的方式. ...
FPGA的设计艺术（18）如何使用Verilog中的数组对存储器进行建模？
前言 Verilog中的二维数组很有用,可以使用for以及generate for配合二维数组进行使用,可以代替大量寄存器的场合,其实大量同类寄存器可以使用存储器进行代替,Verilog中可以使用二维 ...

Verilog中使用连续@posedge会是什么现象，是否可综合

Verilog中使用连续@posedge会是什么现象，是否可综合相关推荐

最新文章

热门文章