目录

  • 四位加法器的原理
  • quartus使用前言
  • 原理图实现构建四位加法器
    • RTL图如下
    • 波形图结果
  • Verilog实现四位加法器
    • RTL图如下
    • 波形图结果
  • DE2-115开发板实验验证
  • 总结
  • 参考文章

四位加法器的原理

通过底层逻辑,我们可以通过组建半加器到一位全加器再到四位全加器,四位全加器可以由四个一位全加器构成,加法器之间可以通过串行方式实现。通过将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相连接

quartus使用前言

每一次新建一个block文件和Verilog文件,编辑完成之后要如下操作才能编译成功

如果要使用波形图仿真则block文件不能有数字(和汉字没试过,但是不推荐),否则极其容易失败

原理图实现构建四位加法器

首先,上一次我们做出了一个一位加法器,我们先通过使用过的方式,把一位加法器设置成一个单独的元件

接下来还是新建新建,file->new->Block

通过总线连接方式,对加法器进行拼接,我们需要两个input,两个output,一个gnd和四个一位全加器full_adder,如图连接成一个整体(右侧方括号写法分别是s[0],s[1],s[2],s[3],s[3…0])

连接完成后,保存编译

RTL图如下

波形图结果

还是新建一个波形图(file->new)


生成如下图像既是成功
功能仿真结果

时序仿真结果

Verilog实现四位加法器

依然是new->file

加入代码

module four_bit(a,b,cin,cout,dout);
//与保存的文件名相同,但尽量不与之前的原理图名相同 input [3:0] a,b;   //a,b为4位输入input       cin;output cout; output [3:0] dout;assign {cout,dout} = a+b+cin;   //a+b 加法操作//使用拼接运算符将cout、dout拼接,dout取结果中的低四位endmodule

保存编译

RTL图如下

当然还是可以检查一下RTL图是否正确

如差不多是这样的一个没问题了

波形图结果

新建一个波形图仿真,还是file,new

引进多个引脚,这里直接显示结果
功能仿真结果

时序仿真结果

DE2-115开发板实验验证

因为刚才我们已经编译成功了,接下来我们直接配置引脚


接下来烧录

板子上的结果

这个就是最右边的四位是一个数,往左数的四位又是一个数,第九位是cin,上边亮灯就是结果,看起来很成功!

总结

首先,每一次新建一个block文件和Verilog文件,编辑完成之后要指定文件才能编译成功。另外使用波形图时文件名不能有数字,有些许麻烦,但是总体还是比较成功的。那就下次见了拜了个拜~

参考文章

QuartusII实现4位加法器

【Verilog设计—仿真实验】四位加法器的实现

四位全加器的设计与实践相关推荐

  1. 四位全加器的设计与仿真

    若对你有用,记得点赞.关注我哦! 计算机组成原理期末复习[超实用] 一位全加器的设计与仿真 简单运算器的设计与仿真 八位比较器的设计与仿真 1/2分频器的设计和仿真 四选一多路选择器的设计与仿真 1. ...

  2. 一位全加器的设计与实践

    认识全加器 半加器 半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路 半加器的输出表达式为S=A⊕B,C=AB,逻辑电路图如下 一位全加器 全加器的真值表如下,其中Ain表示被 ...

  3. Verilog四位全加器

    一.实验目的 采用modelsim集成开发环境利用verilog硬件描述语言中行为描述模式.结构描述模式或数据流描述模式设计四位进位加法器. 二.实验原理 计数器是一种用来实现计数功能的时序部件计 ...

  4. FPGA入门:QuartusⅡ实现半加器,全加器,四位全加器

    文章目录 一.半加器和全加器简介 1.1 半加器 1.2 一位全加器 二.原理图实现半加器与全加器 2.1 半加器 2.1.1 创建项目 2.1.2 原理图设计半加器 2.1.3 半加器波形仿真 2. ...

  5. 云盘数据库设计mysql_一份最实用的云数据库架构设计与实践指南(内含PPT)

    原标题:一份最实用的云数据库架构设计与实践指南(内含PPT) Tips:点击文末[阅读原文]或登陆云盘:http://pan.baidu.com/s/1bo9Ni7l 即可下载5月21日DBAplus ...

  6. 一位全加器及四位全加器————FPGA

    文章目录 前言 一.一位全加器 1.一位全加器的原理图设计 2.一位全加器的Verilog编程 3.上板效果 二.四位全加器 1.四位全加器的原理图设计 2.四位全加器的Verilog 编程 三.总结 ...

  7. RESTful API 设计最佳实践

    2019独角兽企业重金招聘Python工程师标准>>> 背景 目前互联网上充斥着大量的关于RESTful API(为方便,下文中"RESTful API "简写为 ...

  8. Kafka核心设计与实践原理总结:进阶篇

    作者:未完成交响曲,资深Java工程师!目前在某一线互联网公司任职,架构师社区合伙人! kafka作为当前热门的分布式消息队列,具有高性能.持久化.多副本备份.横向扩展能力.我学习了<深入理解K ...

  9. Kafka核心设计与实践原理总结:基础篇

    作者:未完成交响曲,资深Java工程师!目前在某一线互联网公司任职,架构师社区合伙人! 一.基本概念 1.体系架构 Producer:生产者 Consumber:消费者 Broker:服务代理节点(k ...

最新文章

  1. css实现超出文本溢出用省略号代替
  2. vscode里面如何配置库_VSCode中C/C++库文件的配置
  3. Maven精选系列--介绍与安装
  4. 因更改注册表而导致无法打开QQ文件所在文件夹
  5. (09)VHDL例化VHDL
  6. C++实现的大整数分解Pollard's rho算法程序
  7. python进行数据可视化时,中文是方块显示
  8. Windows环境下安装python+tensorflow
  9. [function.strtotime] 错误对策
  10. 面向对象9:方法的重写、super关键字、子类对象的实例化过程
  11. 【图像分割】基于K-means聚类算法图像分割【含Matlab源码 1476期】
  12. Python 线程复习
  13. idm站点抓取不了html,IDM站点抓取功能使用详解(下)
  14. pdf去除签名_扫描全能王一键识别图片/PDF/文档/文本文字随意转换
  15. 将博客搬至CSDN_wuli大世界_新浪博客
  16. 1和new Number(1)的区别
  17. 5G.gNB——eNB的变身
  18. python文件操作(1)
  19. 史上最全的Java面试题集锦在这里,带你碾压面试官!
  20. 计算机二级和公共英语三级考试时间,英语三级考试时间,全国英语等级考试三级时间。...

热门文章

  1. 深入浅出WPF学习笔记之Binding
  2. 内网后渗透,生成免杀后门!!
  3. 保姆级教程!Golang微服务简洁架构实战
  4. Java之加密工具类java.security.MessageDigest或org.apache.commons.codec.digest.DigestUtils
  5. CImagList 使用详解
  6. echarts 股票趋势曲线图。取消曲线图圆点、xy轴的数据、渐变色线条等等
  7. 强化学习在智能交通灯中的应用
  8. maxwell 与matlab,Maxwell 与Simulink协同仿真
  9. 为什么我要用GoEasy替代WebSocket
  10. 改变一生的经济学规律