EMCCD自适应增益控制芯片

一、功能概述

此芯片对EMCCD输出图像的不均匀性进行校正以及实现EMCCD增益的自适应控制，最后对校正完的图像进行拼接，拼接后的图像大小为4096*4096，拼接后数据以单路形式输出。主要模块包括：非均匀性校正模块、自适应增益控制模块和接缝平滑模块。芯片结构如下图所示：

1、本帧接缝平滑系数为上一帧计算结果，上电初始情况下接缝系数为1。

2、第一帧图像数据到来，内部控制逻辑从输入FIFO中读取数据进行非均匀性校正，接缝平滑的计算，并通过SDRAM控制器将数据写入SDRAM1中，写入时间为192ms。

3、第二帧数据来到时，数据进行非均匀性校正，接缝平滑计算，通过SDRAM控制器写入SDRAM2中，同时SDRAM1开始读出数据，通过输出模块规整为输出时序。

4、第三帧数据通过计算后，写入SDRAM1中，同时SDRAM2读出数据。

5、不断重复以上循环。

6、将每个通道非均匀性校正后的平均值计算后存到8个寄存器中，通过SPI读出。

7、两点校正的系数从外部通过SPI读入，写入寄存器中。

8、芯片满足图像处理的最低工作频率为90MHz，最终流片拟工作在100MHz。

二、接口说明

三、输入输出时序说明

3.1 SPI总线输入输出时序

通过SPI总线实现对片内寄存器的配置：

1）通过SPI从机模式00（时钟<=4MHz）输出片内寄存器的8个通道的平均值（平均值位宽为16位，16*8=128bit），SPI的读命令参数位A5.

2）通过SPI从机模式00（时钟<=4MHz）配置片内寄存器设置两点校正系数（每个通道两个配置系数，每个寄存器16位，16个寄存器，总共256位），SPI写的命令参数为5A。（说明，未配置时，增益系数为1，偏置系数为0）

3.2图像输入时序

图像输入时序如图3.2所示，其中FrameSync 为场同步信号，LineSync为行同步信号，DATA为16bit的图像信号。数据输入格式为8通道并行输入，每个通道传输2048行 * 1024列* 16bit数据，合计传输的像素数据总量为4096 * 4096 * 16bit。

输入时钟为15MHz。输入数据先输入FIFO中进行缓存，FIFO的输出时钟为100MHz的片内时钟。

T0为状态转移时间，大约为35ms
T1为EMCCD数据读出时间，场同步信号在此期间为有效高电平时间
T2为多余空闲转移时间，通过调节T2时间使帧频不大于3fs
T3为行同步周期(高电平期间传输某一行，低电平无效)
T4为行有效时间(1024个传输时钟周期)，数据在此期间有效

3.3图像输出时序

图像输出时序如图3.4所示，其中VSYNC_OUT为场同步信号，HSYNC_OUT为行同步信号，DATA_OUT为16bit图像信号，单个通道进行数据传输，输出格式为4096行 * 4096列 * 16bit。

时钟CLK_OUT为60MHZ
HBLANK为512CLK
HSIZE为4096CLK
VSIZE为(4096+512)*4096+512=18874880CLK
VBLANK为14458453CLK
DATA_OUT为16位，一次传输4096个数据