equalizer均衡器

通信系统中，校正传输信号幅度频率独特性的部件，成为均衡器。

将频率为 f 的正弦波送入传输信道
输出电压与输入电压的幅度比随 f 变化的特性，称为幅度频率特性，简称幅频特性。
输出电压与输入电压之间的相位差随着 f 变化的特性称为相位频率特性，简称相频特性。

均衡器类型：频域、时域
频域均衡器：利用可调滤波器的频率特性来弥补实际信道的幅频特性和群延时特性，使包括均衡器在内的整个系统的总频率特性满足无码间干扰传输条件。
时域均衡器：从时间响应角度考虑，使包括均衡器在内的整个系统的冲激响应满足无码间干扰条件。

频域均衡器满足奈奎斯特采样定理的要求，仅在判决点满足无码间干扰的条件相对宽松一些。所以，在数字通信中，一般 时域均衡器 使用较多。

时域均衡器又分为线性均衡器和非线性均衡器。
如果接收机中判决的结果经过反馈用于均衡器的参数调整，则为 非线性均衡器 ；反之，则为线性均衡器。

非线性均衡器：判决反馈均衡器（DFE）、最大似然（ML）符号检测器、最大似然序列估计。

数字IC设计中的均衡器相关推荐

数字IC设计中为什么要避免锁存器(Latches)
数字IC设计中为什么要避免锁存器(Latches) 上学时,老师说判断语句要把条件写全,不然会生成锁存器,做项目时又说多比特寄存器信号的赋值一定要加if条件,不让出现else的赋值.就很矛盾,本文主要 ...
数字IC设计中ECO的那些事，其实并不是事
数字IC设计中ECO的那些事,其实并不是事! 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 点击标题下「蓝色微信名」可快速关注刚好最近一直在忙着芯片的测 ...
数字IC设计中的亚稳态问题
亚稳态: 亚稳态是由于违背了触发器的建立时间和保持时间而产生的: 同步系统中输入信号总是满足触发器的时序要求,所以不会发生亚稳态: 异步设计中,由于数据和时钟的关系不是固定的,因此会出现违反建立时间和 ...
数字IC设计的第一步——Synopsys EDA Tools的安装
目录简述安装环境和文件 1. 环境 2. 文件安装包链接 1. 环境 2. 文件安装前踩坑安装步骤 1. 安装前的准备工作 2. 用Synopsys Installer安装 3. 在wind ...
数字IC设计之脚本语言
首先需要了解一下脚本语言在数字IC设计中的作用,C.C++等编程语言是为了开发软件或高性能计算应用,要是开发简单的应用,脚本语言更为简单,缩短了传统的"编写-编译-链接-运行"过程 ...
树芯计划-ASIC数字IC设计讲解（3）连载中......
大家好,我是IC修真院的Andy老师,接下来跟同学们一起来分享ASIC数字IC设计. 大家可以想象一下,一个项目,从市场上经过分析,定义了要做的东西,其给我的architecture,经过架构师们努力 ...
linux mipi驱动分析_寒武纪社招内推数字IC设计、DSI驱动、软件架构、产品经理、芯片架构、工具链开发、深度学习、FAE工程师...
点击上方蓝字关注我吧! 为什么内推更靠谱?内推是基于人脉关系链的推荐,其背后有一定的信用背书,靠谱的人推荐的人相对也会比较靠谱,所以企业一般职位都是从内部开始分享的,相较于自己海投简历,内推的效率和成 ...
常见数字IC设计、FPGA工程师面试题
转载自:常见数字IC设计.FPGA工程师面试题我怕弄丢了,找不到了,所以转载过来吧,回答的还挺具有参考意义. 借个位置,顺便把另外一篇好文的地址附上:FPGA中的亚稳态 1:什么是同步逻辑和异步逻辑 ...
verilog hdl数字集成电路设计原理与应用_数字IC设计经典书籍推荐
数字IC设计流程很复杂,从前端到后端,也有很多职位.在这里整理了个数字IC各个环节的经典必读书籍.市面上的书籍种类纷繁复杂,这里每种只推荐两本左右,如果需要,建议知识类的书籍还是购买正版,尊重作者,也 ...

数字IC设计中的均衡器

equalizer均衡器

数字IC设计中的均衡器相关推荐

最新文章

热门文章