verilog中＞＞＞和＞＞的区别

最近在做滤波器的东西，发现Verilog中有>>>这个操作，网上查了一番，发现讲的不是很清楚，就自己仿真了顺手写个记录。

下面首先定义输入输出：a和b都是有符号位的5bit端口，c和d是无符号位的5bit端口。

运算很简单

向右移1位

向右移2位

仿真结果

向右移1位的运算结果

向右移2位的运算结果

结论

1、有符号数，符号位为1，使用>>>，高位补1；
2、有符号数，符号位为0，使用>>>，高位补0（和>>相同）；

3、无符号数，无论最高位是什么，使用>>>，高位补0；

verilog中＞＞＞和＞＞的区别相关推荐

verilog中=和=的区别
一般情况下使用<=,组合逻辑使用=赋值,时序逻辑使用<=赋值: 举个例子:初始化m=1,n=2,p=3:分别执行以下语句 1.begin m=n:n=p:p=m: end 2.begin ...
Verilog中`define和parameter有什么区别
Verilog中使用`define和parameter有什么区别? `define和parameter都可以在设计中用来指定常量. 例如: 以下是使用`define和parameter的一些区别: 什 ...
Verilog 中 wire 和 reg 数据类型区别
两者差别很大,完全不能取消. 在Verilog中,wire永远是wire,就是相当于一条连线,用来连接电路,不能存储数据,无驱动能力,是组合逻辑,只能在assign左侧赋值,不能在always @ 中 ...
Verilog中wire与reg类型的区别
这是事转载的一篇文章,觉得不错,虽然中间有点小错误. wire与reg类型的区别: wire型数据常用来表示以assign关键字指定的组合逻辑信号.模块的输入输出端口类型都默认为wire型.默认初始值 ...
Verilog中wire与reg类型的区别（转载自http://www.cnblogs.com/farbeyond/p/5204586.html）
wire与reg类型的区别: wire型数据常用来表示以assign关键字指定的组合逻辑信号.模块的输入输出端口类型都默认为wire型.默认初始值是z. reg型表示的寄存器类型.always模块内被 ...
Verilog中 reg和wire 用法以及always和assign的区别
1.从仿真角度来说,HDL语言面对的是编译器,相当于使用软件思路,此时: wire对应于连续赋值,如assign: reg对应于过程赋值,如always,initial: 2.从综合角度,HDL语言面 ...
Verilog中reg和SystemVerilog中logic的区别
关于reg和logic的区别,在SystemVerilog验证测试平台编写指南中有所提出,如下所示: SystemVerilog对经典的reg数据类型进行了改进,使得他除了作为一个变量以外,还可以被连 ...
verilog中define、parameter、localparam的区别
Verilog代码可移植性设计 1. 参数定义 localparam,实例代码如下: module tm1( clk,rst_n, pout ); input clk; input rst ...
verilog中task、function和moudle的区别
verilog中task.function和moudle的区别 task可以启动其他任务或者函数:而function不能启动任务 task可以定义自己的仿真时间,而function不可以: funct ...
萌新食用：Verilog中wire和reg数据类型的区别
萌新食用:Verilog中wire和reg数据类型的区别最近恰好在学习数电相关知识扯到Verilog中的wire与reg类型数据的区别: 总的来说,其实就一句话:wire相当于物理连线,而reg相当 ...

verilog中＞＞＞和＞＞的区别

仿真结果

结论

verilog中＞＞＞和＞＞的区别相关推荐

最新文章

热门文章