关于genvar及generate用法的总结【Verilog】

Abtract
generate语句允许细化时间（Elaboration-time）的选取或者某些语句的重复。这些语句可以包括模块实例引用的语句、连续赋值语句、always语句、initial语句和门级实例引用语句等。细化时间是指仿真开始前的一个阶段，此时所有的设计模块已经被链接到一起，并完成层次的引用。
Introduction
1.generate语法
定义genvar，作为generate种的循环变量。
generate语句中定义的for语句，必须要有begin，为后续增加标签做准备。
begin必须要有名称，也就是必须要有标签，因为标签会作为generate循环的实例名称。
可以使用在generate语句中的类型主要有：
ü module（模块）
ü UDP（用户自定义原语）
ü 门级原语
ü 连续赋值语句
ü initial或always语句

基本结构如下：

genvar 循环变量名；

generate

// generate循环语句// generate 条件语句// generate 分支语句// 嵌套的generate语句

endgenerate

下面将就generate常用的几种情况举例说明。

2. generate-loop循环语句
3.generate-conditional条件语句
generate允许对语句进行条件选择，即将条件选择加入到generate中的for循环中，只例化条件成立时对应的语句或者module。

4.generate-case分支语句
generate-case分支语句与generate-条件语句类似，只不过将原来的分支语句换做了case语句。
Conclusion
genvar与generate是Verilog 2001才有的，功能非常强大，可以配合条件语句、分支语句等做一些有规律的例化或者赋值等操作，对于提高简洁代码很有帮助，同时也减少了人为的影响。

关于genvar及generate用法的总结【Verilog】相关推荐

[转载]关于generate用法的总结【Verilog】
转载自http://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract generate语句允许细化时间(Elaboratio ...
Verilog中generate用法总结
Verilog中generate用法总结 1.generate-for 2.generate-if 3.generate-case 生成语句可以动态的生成verilog代码,当对矢量中的多个位进行重 ...
关于generate用法的总结【Verilog】
Abtract generate语句允许细化时间(Elaboration-time)的选取或者某些语句的重复.这些语句可以包括模块实例引用的语句.连续赋值语句.always语句.initial语句和门 ...
【FPGA】Verilog中generate用法
创作时间:2021-08-18 1.一些说明: generate循环的语法与for循环语句的语法很相似. genvar只有在建模的时候才会出现,在仿真时就已经消失了. 但是在使用时必须先在genvar ...
java generate()_Java IntStream generate()用法及代码示例
IntStream generate(IntSupplier s)返回一个无限顺序无序流,其中每个元素由提供的IntSupplier(提供int值的结果)生成.这适用于生成恒定流,随机元素流等. 用法 ...
generate用法
verilog2001中在呢个价四个关键字,generate,endgenerate, genvar, localparam. genvar是一个新增的数据类型,用在generate的循环中的标尺变量 ...
Verilog中生成语句（generate）的用法
一:generate Verilog-2001添加了generate循环,允许产生module和primitive的多个实例化,同时也可以产生多个variable,net,task,function, ...
Verilog 之 generate语句块用法
文章目录一.generate-for-复制模块二.generate-if-判断模块三.generate-case-判断模块 genvar与generate是Verilog 2001才有的, ...
【IEEE_Verilog-12.4】generate的用法
12.4 Generate construct generate构造用于在模型中有条件地或实例化的生成块.生成块是一个或多个模块项的集合.一个生成块不能包含端口声明.参数声明.指定块或specpara ...

关于genvar及generate用法的总结【Verilog】

关于genvar及generate用法的总结【Verilog】相关推荐

最新文章

热门文章