带有时钟使能和同步清零的D触发器

每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器，另外四个只能配置为 D 型触发器，但是需要记得是：当原来的四个 FF 配置为锁存器时，不能使用这四个 FF 。

（1）FDCE

简介

带有时钟使能和异步清零的 D 触发器

当时钟使能（CE）为高并且异步清零信号 CLR 为低时，该 D 触发器将数据输入 D 端传递到输出 Q 端。

当CLR为高，不管输入是什么，输出 Q 端值为 0。

原语

FDCE #(.INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDCE_inst (.Q(Q),      // 1-bit Data output.C(C),      // 1-bit Clock input.CE(CE),    // 1-bit Clock enable input.CLR(CLR),  // 1-bit Asynchronous clear input.D(D)       // 1-bit Data input);

真值表

（2）FDPE

简介

带有时钟使能和异步置位的 D 触发器

当时钟使能（CE）为高并且异步置位信号 PRE 为低时，该 D 触发器将数据输入 D 端传递到输出 Q 端。当 PRE 为高，不管输入是什么，输出 Q 端值为 1。

原语

FDPE #(  .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDPE_inst (  .Q(Q),      // 1-bit Data output  .C(C),      // 1-bit Clock input  .CE(CE),    // 1-bit Clock enable input  .PRE(PRE),  // 1-bit Asynchronous preset input  .D(D)       // 1-bit Data input);

真值表

（3）FDRE

简介

带有时钟使能和同步清零的 D 触发器

当时钟使能（CE）为高并且同步清零信号 R 为低时，该 D 触发器在时钟上升沿将数据输入 D 端传递到输出 Q 端。

当 R 为高，不管输入是什么，输出 Q 端值为 0。

原语

FDRE #(  .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDRE_inst (  .Q(Q),      // 1-bit Data output  .C(C),      // 1-bit Clock input  .CE(CE),    // 1-bit Clock enable input  .R(R),      // 1-bit Synchronous reset input  .D(D)       // 1-bit Data input);

真值表

（4）FDSE

简介

带有时钟使能和同步置位的 D 触发器

当时钟使能（CE）为高并且同步置位信号 S 为低时，该 D 触发器在时钟上升沿将数据输入 D 端传递到输出 Q 端。

当 S 为高，不管输入是什么，输出 Q 端值为 1。

原语

FDSE #(  .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)) FDSE_inst (  .Q(Q),      // 1-bit Data output  .C(C),      // 1-bit Clock input  .CE(CE),    // 1-bit Clock enable input  .S(S),      // 1-bit Synchronous set input  .D(D)       // 1-bit Data input);

真值表

带有时钟使能和同步清零的D触发器相关推荐

VHDL设计一个同步清零的JK触发器
1.设计一个同步清零的JK触发器,其引脚名称和逻辑功能如下表所示. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY jk IS PORT (clk, ...
HDLBITS笔记23：触发器的基础练习（同步清零、异步清零、复位端、字节使能等）
题目1: D触发器是一种电路,它存储位并定期更新,位于时钟信号的(通常)正边. D 触发器在使用时钟始终块时由逻辑合成器创建(请参见始终阻止2).D触发器是最简单的"组合逻辑后跟触发器的斑点 ...
【verilog_8】: 设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
1.设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位法一 author : Mr.Mao e-mail : 2458682080@qq.commodule cnt60x (in ...
设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位 Design a modulus 60 counter, with asynchronous reset, synchronou ...
【verilog_9】: 设计16位二进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
2.设计16位二进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位法一 author : Mr.Mao e-mail : 2458682080@qq.commodule CNT_16B2 ...
怎么样理解同步清零和异步清零？
DA专业论坛 » 通用设计 » [求助] 大家是怎么样理解同步清零和异步清零的?? 查看完整版本: [求助] 大家是怎么样理解同步清零和异步清零的?? mxflying 2005-4-20 03 ...
ModuleAim Verilog同步置数、同步清零的计数器实验
ModuleSim Verilog同步置数.同步清零的计数器实验 #全文复制可运行,经验证无错你好! 这是你第一次使用 ModuleAim同步置数.同步清零的计数器实验如果这是你第一次项目,推荐一 ...
74ls163是同步清零吗_74LS163是具有同步清零功能的十六进制计数器，要
74LS163是具有同步清零功能的十六进制计数器,要想构成12进制计数器,采用清零的方法,应该在状态清零? 答:1100 Microsoft has emphasized time and time ...
VHDL设计一个同步置数、异步清零的D触发器
设计一个同步置数.异步清零的D触发器,其引脚名称和逻辑功能如下表所示. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY ddddd IS PORT ...

带有时钟使能和同步清零的D触发器

带有时钟使能和同步清零的D触发器相关推荐

最新文章

热门文章