Xilinx ZYNQ差分时钟

2024-06-03 07:24:58

今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。

1. 差分信号概念

差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。

简而言之，差分信号是两个信号，他们幅度相同、相位相反。

2. FPGA差分时钟转换为单端时钟

2.1 IP核（clocking wizard）

在vivado中使用clocking wizard IP核

选择MMCM(Mixed-Mode Clock Manager)

设置输入时钟的频率（所用开发板时钟频率为200MHz）；因为输入为差分时钟，故source中选择Differential clock capable pin(差分时钟引脚)；

设置输出时钟的频率（50MHz），其他端口根据自己需求设置

生成IP后可以找到他的例化模板

以上操作实现了差分时钟转换为单端时钟，并进行了分频操作。

2.2 Language Templates（原语）

要单纯的实现差分时钟转单端时钟，使用IBUGDS可以轻松搞定，但此时的单端时钟频率与差分时钟频率相同，要想对时钟进行分频，还需使用MMCM进行分频，此时的source不再选择Differential clock capable pin，应选择Single ended capable pin(单端引脚)。

Xilinx ZYNQ差分时钟相关推荐

Xilinx FPGA差分时钟转单端时钟设计
1.1 Xilinx FPGA差分时钟转单端时钟设计 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Xilinx FPGA差分时钟转单端时钟设计: 5)结束语. 1.1 ...
【Vivado那些事】Xilinx 7系列时钟结构详解
Xilinx 7系列时钟结构 xilinx 的 FPGA 时钟结构,7 系列 FPGA 的时钟结构和前面几个系列的时钟结构有了很大的区别,7系列的时钟结构如下图所示. Clock Region:FPG ...
Xilinx Zynq FPGA Boards板
Xilinx Zynq FPGA Boards板 Xilinx Zynq FPGA Boards 介绍 Styx是一个易于使用的Zynq开发模块,具有Xilinx的Zynq ZC7020 SoC和FT ...
axi dma 寄存器配置_FPGA Xilinx Zynq 系列（三十二）AXI 接口
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江湖,在"闯荡江湖"."行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢. ...
Xilinx zynq的资料获取总结
Xilinx zynq zc702开发: 一.zynq开发整个生态系统搭建: 1.基础资料获取: https://github.com/Xilinx/ (包括:交叉编译工具,lin ...
Xilinx zynq EtherCAT LAN9252
作者 QQ群:852283276 微信:arm80x86 微信公众号:青儿创客基地 B站:主页 https://space.bilibili.com/208826118 参考开源Ethercat主站 ...
荐读：Xilinx ZYNQ 动手实操演练
今天给大侠带来Xilinx ZYNQ 动手实操演练,话不多说,上货.当我们一提到 Xilinx ZYNQ,大家脑海大多数就会浮现一个描述的词汇,高端,其实这个词很贴切的形容了Zynq系列产品,Xili ...
Xilinx Zynq UltraScale+ MPSoC 介绍
文章目录简介软件架构 petalinux工具开发环境搭建简介 MYC-CZU3EG 是深圳市米尔科技有限公司推出的一款以 Xilinx XCZU3EG 作为核心的嵌入式核心板. 采用了 Xil ...
xilinx器件系统时钟接在GTX时钟问题解决
背景:xilinx A7器件,第一次遇到由GTX时钟做系统时钟,尝试输入MMCM产生其他时钟,遇到问题,记录下解决过程. TRY1: 输入是差分时钟,直接接到MMCM,选择differential c ...

最新文章

热门文章