前言

前面我们提到了
Intel Cyclone 10 GX 器件内的每个收发器通道都可以直接访问三种类型的高性能 PLL：
Advanced Transmit (ATX) PLL
Fractional PLL (fPLL)
Channel PLL / Clock Multiplier Unit (CMU) PLL
实际在代码设计中，CMU PLL、ATXPLL和FPLL是作为IP核需要我们自己去添加和连线的

下面以Advanced Transmit (ATX) PLL为例

Advanced Transmit (ATX) PLL

其IP核长这个样子

PLL的参考信号有5个，并且可以进行选择。

但这个图只有4个???

专用参考时钟管脚的输入参考时钟是一个差分信号。 **Intel 建议使用专用参考时钟管脚作为输入参考
时钟源，以实现最佳抖动性能。**输入参考时钟必须在器件上电时保持稳定并自由运行，以实现正确
的 PLL 操作和 PLL 校准。
一般情况下，我们只会使用参考时钟管脚的输入，因此暂时不需要了解其他时钟源选择的情况。

勾选这个会引出tx_serial_clk输出管脚，这个是serdes的串行时钟，与serdes速率一致

第二页是是否启用主CGB的相关配置

在前面两个勾选，是需要使用到bonding clock的情况。
勾选了之后就会出现tx_bonding_clocks这个位宽为6bit的管脚了
后面这个PMA interface要根据实际情况来进行配置（需要与PHY ip能够对应的上）。这里可选的配置为（8、10、16、20、32、40、64）

在JESD204B的应用中，这里要注意这点：
The PMA width is 20 bits for Hard PCS and 40 bits for Soft PCS

其他基本就不需要进行设置了。

时钟网络

发送器 PLL 和时钟数据恢复（CDR）模块需要一个输入参考时钟源以生成收发器操作所需的时钟。该输入参考时钟必须在器件上电时保持稳定并且自由运行，以实现正确的 PLL 校准。
一般我们使用的时钟源是从专用参考时钟管脚输入的。

每个收发器 bank 中具有两个专用参考时钟（refclk）管脚。底部 refclk 管脚驱动底部 ATX PLL 和 fPLL。顶部 refclk管脚驱动顶部 ATX PLL 和 fPLL。包含 4 通道 bank 的专用参考时钟管脚也可以驱动参考时钟网络。

发送器时钟网络将时钟从发送器 PLL 路由到发送器通道。它对发送器通道提供两种类型的时钟：
高速串行时钟 - 串行器的高速时钟。
低速并行时钟 - 串行器和 PCS 的低速时钟。

在 bonded 通道配置中，串行时钟和并行时钟从发送器 PLL 路由到发送器通道。
在 non-bonded通道配置中，仅串行时钟被路由到发送器通道，并行时钟在通道中就地生成。
要支持各种 bonded和 non-bonded 时钟配置，有 4 种类型的发送器时钟网络可用：
x1 时钟线
x6 时钟线
xN 时钟线

x1 时钟线
X1 时钟线将 PLL 的高速串行时钟输出路由到收发器 bank 中的任意通道。随后由该特定通道的本地
时钟生成块（CGB）生成低速并行时钟。 non-bonded 通道配置使用 x1 时钟网络。
x1 时钟线可以由 ATX PLL、 fPLL 驱动，或者由收发器 bank 内两个通道 PLL（用作 CMU PLL 时的
通道 1 和 4）其中之一来驱动。
总结： PLL生成串行时钟输入到所有通道。然后由通道本地生成各自的并行时钟

x6 时钟线
x6 时钟线在收发器 bank 内路由时钟。 x6 时钟线由主 CGB 驱动。主 CGB 仅可由 ATX PLL 或fPLL 驱动。因为 CMU PLL 无法驱动主 CGB，所以 CMU PLL 无法用于绑定目的。每个收发器bank 有两个 x6 时钟线，分别用于每个主 CGB。收发器 bank 中的任意通道都由 x6 时钟线驱动。
对于 bonded 配置模式，使用主 CGB 的低速并行时钟输出，旁路每个通道中的本地 CGB。对于non-bonded 配置，主 CGB 还为每个通道提供高速串行时钟输出，且无需旁路每个通道中的本地CGB。

Cyclone 10 GX 器件中，有两种类型的时钟生成块（CGB）
本地时钟生成块（本地 CGB）
主时钟生成块（主 CGB）

每个发送器通道都有一个本地时钟生成块（CGB）。对于 non-bonded 通道配置，由发送 PLL 生
成的串行时钟驱动每个通道的本地 CGB。本地 CGB 生成串行器和 PCS 所使用的并行时钟。

每个收发器 bank 中有两个独立的主 CGB。主 CGB 的功能性和每个收发器通道内的本地 CGB 相同。可使用 x6 时钟线将主 CGB 的输出路由到收发器 bank 内的其他通道。还可使用 xN 时钟线将
主 CGB 的输出路由到其他收发器 bank 中的通道。每个发送器通道具有一个多路复用器，以从本地
CGB 或主 CGB 选择其时钟源。

时钟生成块和时钟网络
每个收发器通道的本地时钟可以由通过 x1 网络的本地 CGB 提供，或者通过 x6/xN 网络的主 CGB 提供。例如，如着红色的路径所示， fPLL 1 驱动 x1 网络，随后驱动主 CGB。主 CGB 之后驱动将时钟路由到本地通道的 x6 时钟网络。又如着蓝色的路径所示， ATX PLL 0 也可以驱动 x1 时钟网络，并可直接驱动一个通道的本地 CGB。这样，低速并行时钟由本地 CGB 生成

Intel Cyclone 10 GX 收发器的时钟网络相关推荐

Cyclone IV E GX Cyclone 10 LP Cyclone V SE SX 型号命名规则
Cyclone IV GX和 Cyclone IV E 型号命名规则 Cyclone 10 LP 型号命名规则 Cyclone V SE 和 SX型号命名规则
Altera Cyclone 4 GX FPGA PCIe SGDMA设计
作者 QQ群:852283276 微信:arm80x86 微信公众号:青儿创客基地 B站:主页 https://space.bilibili.com/208826118 参考 PCI Express ...
英特尔Intel® Arria® 10 FPGA加速器设计
英特尔Intel® Arria® 10 FPGA加速器设计 Introducing the Intel® Vision Accelerator Design with Intel® Arria® 10 ...
英特尔 Arria 10 GX FPGA 正式商用，瞄准数据中心市场
近日,英特尔宣布原始设备制造商 (OEM) 在其服务器系列中采用了英特尔现场可编程门阵列 (FPGA) 加速.这是可重新编程芯片的首次重要使用,旨在加速现代数据中心中的主流应用. 由于数据正呈指数级增 ...
（10）Vivado 异步时钟约束
(10)Vivado 异步时钟约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado 异步时钟约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是 ...
（10）FPGA跨时钟域处理
(10)FPGA跨时钟域处理 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA跨时钟域处理 5)结语 1.2 FPGA简介 FPGA(Field Programm ...
登录实例失败，原因: 连接实例 i-wz972sda3z2cf3u3t9a1 (47.112.162.228:3389) 超时: 10 秒，请检查网络是否可达或者白名单设置
问题所在 (第一次发帖,希望能帮助到有需要的人,大牛勿喷.) 登录名称: Administrator@XXXXXXXXX 实例id: i-wz972sda3z2cf3u3t9a1 实例名称: iZ3z ...
10个200万的网络监控摄像机应该配置百兆还是千兆的交换机？
200万像素的网络摄像机,是1080P网络摄像机,主码流4-6M,子码流为0.8~1M,共约7M,10个200万的网络摄像机需要的码流是70M,不管是百兆交换机还是千兆交换机,他们的实际带宽只有百分之 ...
win7任务栏时钟显示秒_如何使Windows 10的任务栏时钟显示秒数
win7任务栏时钟显示秒 Windows 10's taskbar clock can display the precise time down to the second. This featur ...
STM32多时段闹钟（10个闹钟），网络自动校时
STM32多时段闹钟(10个闹钟),网络自动校时 STM32多时段闹钟(10个闹钟),网络自动校时 STM32多时段闹钟(10个闹钟),利用AT命令网络自动校时,到时间继电器开1分钟,利用ESP826 ...

Intel Cyclone 10 GX 收发器的时钟网络

Intel Cyclone 10 GX 收发器的时钟网络

前言

Advanced Transmit (ATX) PLL

时钟网络

Intel Cyclone 10 GX 收发器的时钟网络相关推荐

最新文章

热门文章