模N计数器-计数+使能信号

// 模N，计数器位宽X
module count(
input clk,
input rst_n,
output cnt,
output en);
reg [X:0]cnt;
reg en;always @(posedge clk or negedge rst_n)
if(!rst_n) begin
cnt <= X'b0;
en <= 0; end
else if(cnt == X'd(N-1)) begin
cnt <= X'd0;
en <= 1'b1; end
else begin
cnt <= cnt + 1'b1;
en <= 1'b0; end
endmodule

模N计数器-计数+使能信号相关推荐

级联模60计数器（Verilog HDL语言描述）（仿真与综合）
目录前言模60计数器 Verilog HDL语言描述测试文件仿真波形 RTL Schematic Technology Schematic 前言看这篇文章前,推荐先看看模10计数器和模6计数 ...
模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）
目录前言模6计数器 Verilog HDL语言描述测试文件仿真电路图 RTL Schematic Technology Schematic 模10计数器 Verilog HDL语言描述测试文 ...
利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，利用D触发器使其暂态的高电平清零信号延长而稳定
下面的图有错:请将inst3(非门)删去,图74390与ddf都是上升沿触发任务 1:利用 74390 设计一个模 6 计数器,要求从 000 计数至 101,请用 Run Functional S ...
数字时钟计数器(内含模60计数器以及8421BCD码计数器设计代码)
目录前言模60计数器 verilog设计代码如下: ISE综合模24的8421BCD码计数器原理 verilog HDL代码测试文件仿真波形数字时钟计数器 verilog HDL代码测 ...
multisim仿真D触发器设计的模六计数器并在数码管显示0-5
D触发器设计的模6计数器设计思路从000计数到101,并用卡诺图进行化简,没有输出为摩尔型用quartus仿真看波形 BCD译码选择74LS48芯片,将D触发器输出Q2Q1Q0对应接到输入管脚C ...
EDA实验(Quartus Ⅱ+fpga) (二)---时序电路的设计-模可变计数器设计
前言: 本文主要介绍了EDA原理与应用这门课程的相关实验及代码.使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6. (一)实验目的 (1)进一步熟悉E ...
quartus仿真33：74161级联实现模60计数器
将60分解成6*10,分别用74161实现模6和模10计数器,再级联成模60计数器利用OC进位端反相得到的信号输入到置位端,模6计数器的实现15-X+1=6,解得置数端需要准备的数为X=10=101 ...
模256计数器的路径验证
目录一.问题二.验证方案及效果 1.路径数量分析: (1)计数模式: (2)复位模式: (3)置数模式: 2.路径验证方案及仿真 (1)验证1:计数模式的验证 (2)验证2:状态0的置数模式和复位 ...
vhdl写模十计数器（可任意选择）
新手(我)编写模十计数器的过程一.实体部分,确定输入输出变量输入变量一定有一个时钟信号,i_sys_clk 系统复位输入:i_sys_rst 以及系统的输出变量output,模十应该是以四位向量的 ...
verilog对信号二分频时钟分频信号作为时钟使能信号
module erfenpin(clk ,rst_n ,//其他信号,举例doutdout);//参数定义parameter DATA_W = 8;//输入信号定义input clk ;input r ...

模N计数器-计数+使能信号

模N计数器-计数+使能信号相关推荐

最新文章

热门文章