自学数字设计,针对《数字系统设计教程》中部分思考题做整理

第3章思考题

1.模块由几个部分构成

2.端口分为几种

3.为什么端口要说明信号的位宽?

4.能否说模块相当于电路图中的功能模块,端口相当于功能模块的引脚

5.模块的功能描述可以由哪几类语句或语句块构成?他们出现的顺序会不会影响功能的描述?

6.这几类描述中哪一种直接与电路结构有关?

7.最基本的verilog变量类型有几种?

8.reg型与wire型的差异是什么

9.由连续赋值语句assign 赋值的变量能否是reg类型的?

10.在always模块中被赋值的变量能否是wire类型?如果不是那必须是什么?他们表示的一定是实际的寄存器吗?

11.参数类型的变量有什么作用

12.verilog语法规定的参数传递和重新定义功能有什么直接的应用价值?

13.逻辑比较运算符<=与非阻塞赋值<=的表示完全一样,为什么verilog在语句解释以及编译时不会搞错?

14.是否可以说实例引用的描述实际上就是严格意义上的电路结构的描述?

答:

1.两部分,分别是描述接口和描述逻辑功能。或者说四个部分,分别是端口定义,i/o说明,内部信号声明与功能定义。

2.input output inout

3.如果不说明信号的位宽就会在信号发生改变时产生错误,不容易看出接收到的信号的数据位宽,就很难进行数据处理

4.可以

5.assign语句,用实例原件,用always块;出现顺序不会影响到功能的描述。

6.用实例原件与电路结构直接相关;

7.基本变量类型:reg型以及wire型 memory型;其中reg型数据是一个操作数时,他的值只能表示为一个无符号数,既正值;  reg [ 宽] mema [ 深 ]

基本数据类型:reg wire integer(整数,可综合) parameter(定义参数 修改参数时可使用defparam 和 例如 Decode #(4,0)D1 (A4, F16) 引用并定义参数);

常量不说明位数时默认是32位

8.一个表示连线型变量,一个表示寄存器型变量;根本差别在于reg型有个寄存器可以来存放改变值,这个值只有在变量发生改变时才会改变,否则保持原来的值不变,而wire型变量的值是不确定的值

9.由连续赋值语句assign 赋值的变量可以是reg类型的

10.用always赋值的语句一定是寄存器类型,他们表述不一定是实际的寄存器

11.提高程序的可读性以及可维护性

12.可以用于定义延迟时间和变量宽度

13.逻辑比较时,<=两边时两个操作数,此时是双目操作符;而在非阻塞赋值时,只有右边是操作数,是单目运算符;

14.不可以说实例引用的描述实际上就是严格意义上的电路结构的描述,还有点差距。

数字设计自学-数字系统设计教程3:自写思考题答案相关推荐

  1. 数字IC设计自学入门难吗?如何快速入门呢?

    首先数字IC设计自学还是比较困难的,数字IC设计,是不存在速成的. 曾经有同学发现自己两三个月学完了几本书,最终也只是纸上谈兵.大多企业连面试资格都不会给,即使有一个面试机会也是费尽力气争取来的.面试 ...

  2. verilog学习|《Verilog数字系统设计教程》夏宇闻 第三版思考题答案(第五章)

    <Verilog数字系统设计教程>夏宇闻 第三版思考题 答案合集 :个人主页verilog专栏中 1.为什么建议在编写Verilog模块程序时,如果用到 if 语句建议大家把配套的else ...

  3. verilog学习|《Verilog数字系统设计教程》夏宇闻 第三版思考题答案(第十四章)

    <Verilog数字系统设计教程>夏宇闻 第三版思考题 答案合集 : Verilog学习系列 第三部分 1.用带电平敏感列表触发条件的always 块表示组合逻辑时,应该用哪一种赋值?   ...

  4. [转]Verilog数字系统设计教程(大连理工一博士学习笔记)

    写在前面 学习Verilog HDL有一些时间,大概一年前的的这个时候开始的吧,从一点都不懂开始学,主要还是看夏宇闻老师的这本书入的门--<Verilog数字系统设计教程>,书写的特别好. ...

  5. verilog学习|《Verilog数字系统设计教程》夏宇闻 第三版思考题答案(第三章)

    <Verilog数字系统设计教程>夏宇闻 第三版思考题 答案合集 : Verilog学习系列 第三部分 1.模块由几个部分组成?   由描述接口和描述逻辑功能两部分组成. 2.端口分为几种 ...

  6. 象棋快棋赛电子裁判计时器的设计——《数字逻辑与数字系统设计》实验大作业设计报告

    数电Github资源 <数字逻辑与数字系统设计>实验大作业设计报告 实验题目 象棋快棋赛电子裁判计时器的设计 实验难度 ★★ 成员 姓名 班号 学号 1 郭茁宁 1837101 11837 ...

  7. 数字IC设计自学到底有多难?

    我们一直在说数字IC行业的门槛高,那到底有多高? 几层楼那么高? 前几天我们课程顾问来问我:"一个学生,是哈工大硕士,物理专业,能不能报?" 我回答:"先问问有没有集成电 ...

  8. 数字逻辑---交通灯系统设计(HUST)---头歌实训作业---数字系统设计(课程设计)

    数字逻辑---交通灯系统设计(HUST) 第1关:7段数码管驱动电路设计 如有任何不解或者想要最终实验代码,可评论区喊话哦,希望我的答案对你有帮助,点个关注再走吧,感谢!!! 本关卡最终答案:下面是此 ...

  9. Verilog数字系统设计教程[第4版]夏宇闻——第17章RISC_CPU代码

    Verilog数字系统设计教程[第4版]夏宇闻--第17章EEPROM代码 clk_gen.v accum.v adr.v alu.v counter.v register.v datactl.v m ...

最新文章

  1. 网站打开速度变慢可以从哪些方面进行分析呢?
  2. Spring中配置数据源的4种形式
  3. pytorch torch.Tensor.new_ones()(返回一个与size大小相同的用1填充的张量。 默认返回的Tensor具有与此张量相同的torch.dtype和torch.device)
  4. 如何系统性地保障软件性能
  5. python股票数据分析实验报告_Python实验报告
  6. Android的 EditText的inputType类型
  7. 怎么样更好的做好站内的优化
  8. Atitit. 注册表操作查询 修改 api与工具总结 java c# php js python 病毒木马的原理
  9. 【POJ 2279】Mr. Young’s Picture Permutations【线性DP】
  10. 如何复制百度文库里面的文章
  11. html中css图片链接地址中有()括号不显示的解决办法
  12. ToB和ToC端产品分别指什么
  13. 为啥苹果手机连无线无网络连接服务器,苹果手机网络无法连接怎么回事
  14. 组态王与施耐德M241建立通讯
  15. Hive元数据存储和表数据存储
  16. 量化交易——羊驼交易法则
  17. 【动态规划】图像压缩问题
  18. Android 自定义下拉菜单的实现(基于PopupWindow+RecyclerView)
  19. go-micro框架介绍
  20. BOM清单:生产组装的重要依据

热门文章

  1. 6、Qt Project之音视频播放
  2. OpenGL ES Emulator比较
  3. Mysql数据库sql语句
  4. 【可同步账单、预算和账户信息财务软件】Money Pro for Mac 2.1
  5. 苹果开机时有Android,为什么苹果机用个四五年都不卡,安卓机却很难做到?看完长知识了...
  6. c++转python
  7. 小学计算题生成器横式(C语言版)
  8. PTA——7-4 打印杨辉三角
  9. InnoDB的几种事务隔离级别
  10. Android【SDK目录结构】、【HelloWorld项目的目录结构】、【源码sources目录结构】...