学习内容

全局时钟缓冲，输入缓冲，输出缓冲

开发环境

xilinx spartan6、ISE14.7、modelsim10.5

写在前面的话

当你用ISE14.7时可能会出现如下的报错
This design contains a global buffer instance, <clk_inst/clkout3_buf>, driving the net, <clk_out_OBUF>, that is driving the following (first 30) non-clock load pins.
This design contains a global buffer instance,
等等
（上边的报错主要是因为如DCM出来的时钟信号要经过ODDR2才能引导我们外部的引脚）你会出现类似的报错，学习本篇文章后解决办法很简单，当然你不想学习也可以，直接参照本篇文末的的做法对于spartan6可以添加ODDR2来解决这个问题。
但是本文不限于解决这一种错误，本文的主要目的是了解和学习相关概念和思想，毕竟原语和IP核所包含的东西是不一样的，比如我们调用的PLL IP核是包含IBUFG和BUFG的，但是我们自己写PLL的话不能忘记的。

知识总结

xilinx原语总结包括BUFG IBUF和IBUFDS IBUFG和IBUGGDS OBUF和OBUFDS等

当我们的FPGA要使用外部时钟或者将时钟输出到外部引脚的时候该怎么做？

1.当我们使用外部时钟的时候，首先连线的时候一定要接到全局时钟引脚，平时用得最多的还是IBUFG+DCM（PLL）+BUFG方案，如下图所示。将时钟管脚输入的时钟作为IBUFG的输入，然后将IBUFG的输出作为DCM（PLL）的输入，将经DCM（PLL）频率变换后的输出再作为BUFG的输入这种方案使用方法最为灵活，对全局时钟的控制更加有效。通过DCM（PLL）模块不仅能对时钟进行同步、移相、分频、倍频等变换，而且可以使全局时钟的输出达到无抖动延迟（“0”skew）。简单来说就是
全局时钟I/O口->IBUFG->PLL
2.当把FPGA中的时钟（比如DCM和PLL输出的时钟）输出到普通I/O口时，不能直接输出，要经过BUFG和ODDR2，但是需要注意的是如果我们调用的是IP核那么不需要调用BUFG的原语，因为IP核已经包括了BUFG，只需要调用ODDR2即可，如果DCM和PLL是通过原语编写的那么我们需要加上BUFG和ODDR2。简单来说就是
内部使用的应该是 PLL -> BUFG->
外部管脚输出的应该是 PLL -> BUFG -> ODDR -> PIN
ODDR2的代码如下：

ODDR2 oddr2_inst(.D0(1'b1),.D1(1'b0),.CE(1'b1),.C0(clk_in),  .C1(!clk_in), .R (1'b0),.S (1'b0),.Q (clk_out));

其中clk_in为我们经过BUFG的时钟信号，经过ODDR2后为clk_out可以输出到我们的普通I/O口不会报错。
为什么要用ODDR处理？因为如果直接从 BUFG 上连接到 OBUF 上，在编译器 map 的过程中就会出现错误，为避免这个错误，另一种方法就是在约束文件中加上一条约束，让编译器忽略时序约束的要求，直接通过普通逻辑资源连接。但这样 Clock 输出的时延和抖动（Jitter）都会变差。

Spartan6时钟资源介绍

时钟资源
时钟布线资源具有高速、低SKEW的特点，它对系统设计非常重要，即使系统速率不高，也应该关注时钟设计，以消除潜在的时钟危险。Spartan-6器件包含16个全局时钟资源和40个I/O区域时钟资源。全局时钟用于系统时钟，而I/O区域时钟专用于I/O串行/解串（ISERDES和OSERDES）设计。

Spartan-6时钟资源包含以下4种。

全局时钟输入引脚（GCLK）。局时钟多路复用器。I/O时钟缓冲器。时钟布线网络。
包括由BUFGMUX驱动的全局时钟网络和由I/O时钟缓冲器（BUFIO2）、PLL时钟缓冲器（BUFPLL）驱动的I/O区域时钟网络。
时钟输入
每个Spartan-6有32个全局时钟输入引脚，分布在FPGA的四周。时钟输入引脚在片上的分布图如图2-5所示。时钟输入引脚接收外部时钟信号，直接连接片内的DCM/PLL/BUFGMUX/BUFIO2。时钟输入引脚不连接时钟时，用作普通I/O。

一个差分时钟输入需要两个全局时钟输入。成对的时钟输入在标号上是连续的，例如，GCLK0和GCLK1是差分对，GCLK20和GCLK21是差分对。每个全局时钟缓冲器有两个时钟输入，Spartan-6支持最多16对的差分全局时钟输入。

设计中的时钟输入引脚连接IBUFG原语，通常综合工具会分析设计，自动将顶层时钟引脚推演为与IBUFG相连。如果需要更多IBUFG的控制功能，可以通过例化IBUFG的方式，将IBUFG的I端口连到顶层端口，将O端口连接到DCM、BUFG或通用逻辑。

因为第一次接触FPGA资源相关方面知识，暂时更新到这里，以后学习深入了会回头更新。

FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2相关推荐

bufg和bufgp_Xilinx FPGA全局时钟和第二全局时钟资源的使用方法（转）
"全局时钟和第二全局时钟资源"是FPGA同步设计的一个重要概念.合理利用该资源可以改善设计的综合和实现效果:如果使用不当,不但会影响设计的工作频率和稳定性等,甚至会导致设计的综 ...
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时 ...
【FPGA】FPGA中的缓冲与驱动那些事
目录转载说明原文精彩片段缓冲: 驱动: 转载说明为解决问题而学习才是由效率的,今天重新看了以前的那个项目的Verilog HDL程序,到现在我还没有弄明白细节,只有慢慢蚕食.看到了这样一串程序 ...
Xilinx FPGA中全局时钟资源的使用方法
1. IBUFG 即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲.所有从全局时钟管脚输入的信号必须经过IBUFG单元,否则在布局布线时会报错.IBUFG支持AGP,CTT,GTL,GTL ...
（30）FPGA面试题全局时钟资源及原语
1.1 FPGA面试题全局时钟资源及原语 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题全局时钟资源及原语: 5)结束语. 1.1.2 本节引言 &quo ...
Spartan-6的时钟资源、全局时钟缓冲器/多路复用器
时钟资源时钟布线资源具有高速.低SKEW的特点,它对系统设计非常重要,即使系统速率不高,也应该关注时钟设计,以消除潜在的时钟危险.Spartan-6器件包含16个全局时钟资源和40个I/O区域时钟资 ...
FPGA之时钟规划图解
目录一.前言二.时钟规划概念三.时钟规划的模块 3.1 时钟BUF 3.2 时钟源四.时钟规划之时钟单元布局 4.1 BUFG 4.2 BUFH 4.3 BUFR 4.4 BUFIO 五.时钟 ...
FPGA 之时钟,时钟域, 以及复位系统的设计
FPGA时钟和时钟域时钟树所谓时钟树为FPGA内部资源, 分 : 全局时钟树, 区域时钟树 , IO时钟树原则上优先使用全局时钟树, 在GT接口上使用IO时钟树, 一般工具也会对GT时钟加以限制 ...
Xilinx FPGA全局介绍
Xilinx FPGA全局介绍现场可编程门阵列 (FPGA) 具有诸多特性,无论是单独使用,抑或采用多样化架构,皆可作为宝贵的计算资产:许多设计人员并不熟悉 FPGA,亦不清楚如何将这类器件整合到设 ...

FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2