《计算机组成原理：6.2.2 指令周期》由会员分享，可在线阅读，更多相关《计算机组成原理：6.2.2 指令周期(40页珍藏版)》请在人人文库网上搜索。

1、6.2 CPU 的结构和功能,第六章、控制器 CU,计算机组成原理 Slide 2,6.2.2 指令周期(,指令周期基本概念 CLA指令周期 ADD指令周期 STA指令周期 NOP指令周期 JMP指令周期,第六章、控制器 CU,计算机组成原理 Slide 3,几个概念(时钟周期、机器周期、指令周期,时钟周期：T,时钟周期也称为振荡周期，定义为时钟脉冲的倒数。若采用了1MHZ的时钟频率，则时钟周期为1us；若采用4MHZ的时钟频率，则时钟周期为250us，是计算机中最基本的、最小的时间单位。 CPU周期(机器周期)：在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一。

2、项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个时钟周期组成,计算机组成原理 Slide 4,指令周期基本概念,指令周期：执行一条指令所需要的时间，一般由若干个机器周期组成。指令不同，所需的机器周期数也不同。对于一些简单的指令如add、mov，可以一个机器周期完成。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令称为双周期指令,T周期,T1,T2,T3,T4,T1,T2,T3,T4,机器周期(取指令,。

3、指令周期,机器周期(执行指令,计算机组成原理 Slide 5,指令周期基本概念(,取指令周期 取操作数周期 (可无) 执行周期,取指令 PC+1,执行指令,开始,计算机组成原理 Slide 6,CLA指令周期,取指令 PC+1,指令译码,执行指令,取下条 指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,DR,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,AC,000 020,AR,CLA,IR,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄。

4、存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 020,CLA,000000000,CLA指令,000 021,1,PCARABUSRAM DBUSDRIR PC+1,计算机组成原理 Slide 8,执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR 0AC,计算机组成原理 Slide 9,ADD 30指令周期,取指令 PC+1,指令译码,取操作数,取下条 指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数 地址,执行指令阶段,1个CPU周期,执行 加法操作,CLA,CLA,ADD 3。

5、0,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 020,ADD 30,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 021,ADD 30,000000000,ADD 30指令,000 022,1,PCARABUSRAM DBUSDRIR PC+1,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,。

6、22,23,24,30,40,ALU,000 021,000 021,ADD 30,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 030,ADD 30,000000000,ADD 30指令,000 022,1,000 006,IRARABUSRAM DBUSDRALU ALUAC,006,计算机组成原理 Slide 12,ADD 30执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR IR(A)ARABUSRAM DBU。

7、SDRALU ALUAC,计算机组成原理 Slide 13,STA 40 指令周期,取指令 PC+1,指令译码,送操作数,取下条 指令PC+1,取指令阶段,1个CPU周期,1个CPU周期,开始,送操作数 地址,执行指令阶段,1个CPU周期,执行 写存操作,ADD 30,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 022,000 030,STA 40,ADD 30,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控。

8、制,地址总线 ABUS,数据总线 DBUS,000 022,STA 40,000000006,000 023,1,PCARABUSRAM DBUSDRIR PC+1,STA 40指令,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 030,STA 40,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 040,STA 40,STA 4。

9、0指令,000 023,1,000 006,000 006,000 006,IR(A)ARABUS ACDR DRDBUSRAM,计算机组成原理 Slide 16,执行过程的操作,PCAR PC+1PC AR ABUSRAMDBUSDR DRIR IR(A)ARABUS ACDR DRDBUSRAM,计算机组成原理 Slide 17,NOP指令周期,取指令 PC+1,指令译码,空操作 等待 一个周期,取下条 指令PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,计算机组成原理 Slide 18,JMP 21指令周期,取指令 PC+1,指令译码,送 转移地址,取下条 指令。

10、PC+1,取指令阶段,执行指令阶段,1个CPU周期,1个CPU周期,开始,NOP,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 024,000 023,JMP 21,NOP,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 024,JMP 21,000000006,000 025,1,PCARABUSRAM DBUSDRIR PC+1,JMP 21指令,CLA,A。

11、DD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 025,000 024,JMP 21,CLA,指令译码器,操作控制器 时序产生器,程序计数器 PC,地址寄存器 AR,缓冲寄存器DR,累加器 AC,指令寄存器 IR,执行指令控制,地址总线 ABUS,数据总线 DBUS,000 021,JMP 21,JMP 21指令,000 021,1,000 006,000 006,000 022,IR(A)PC,计算机组成原理 Slide 21,执行过程中的操作,PCAR PC+1PC AR ABUSRAMDBUSDR 。

12、DRIR IR(A)PC Next command,方框图表示,0AC,IR(A)AR,IR(A)AR,IR(A)PC,ARRAM ACDR DRDBUS,CLA,ADD,STA,JMP,NOP,取指令,执行指令,下一条指令,译码测试,公操作,PCARRAM DBUSDRIR PC+1,ARRAM DBUSDR DRALU ALUAC,计算机组成原理 Slide 23,公操作,一条指令执行完后，CPU所进行的一些操作。 对外设请求的处理(中断，通道) 若无外设请求的处理，CPU则转而取下条指令。 由于取指令是每条指令都有的，所以，取指令也是公操作,计算机组成原理 Slide 24,其他指令,L。

13、AD R0，(80) ADD R0，(81) JO 75 STA(R1)，R0 HALT,主机基本组成,主机基本组成,PCAR,PCBUS LDAR,主机基本组成,READ MEM,ARABUS RD LDDR,主机基本组成,DRBUS LDIR,DRIR,执行指令过程,ADD R0，(81,执行指令过程,ADD R0，(81,主机基本组成,LAD R0，(80,主机基本组成,JO 75,主机基本组成,STA(R1)，R0,IR,IRi,PC,AR,R0,R1,R2,R3,M,DR,X,G,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,。

14、Yi,A总线,B总线,双总线结构机器的数据通路,IR,IRi,PC,AR,R0,R1,R2,R3,M,DR,X,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,Yi,A总线,B总线,执行指令,G,ADD R0,R2,IR,IRi,PC,AR,R0,R1,R2,R3,M,DR,X,Y,PCi,ARi,DRi,IRo,PCo,ARo,RW,DRo,R0o,R0i,R3o,R3i,Xi,Yi,A总线,B总线,单总线结构机器,IR,IR,PC,AR,R0,R1,R2,R3,M,DR,X,Y,PC,AR,DR,RW,R0,R3,X,Y,A总线,单总线结构机器,操 作 控 制 器,A L U,PCAR,译码测试,MDR,DRIR,R2Y,R0X,R0+R2R0,PCo,G,ARi,RW=R,DRo,G,IRi,R2o,G,Yi,R0o,G,Xi, G, R0i,CPU周期,计算机组成原理 Slide 40,控制方式,同步控制方式 已定的指令在执行时所需的机器周期数 和时钟周期数都是固定不变的。 异步控制方式： 每条指令或操作控制信号需要多少时间 就占用多少时间。 联合控制方式。