商汤

1.芯片中降低功耗的方法有哪些，各有什么优缺点？
1、系统级的低功耗设计方法
(1)多电压设计：压与功耗有着密切的联系。因此功耗的降低可以考虑使用低一点的电压。
(2)软硬件协同：
1)系统中的功耗都是硬件单元消耗的，但是软件组织对硬件的功耗有很大的影响。在满足系统应用的基础上，速度应尽可能慢、电压尽可能低、尽可能满足时间要求。应尽可能达到性能和功耗的平衡。
2)DVFS(动态电压频率技术)。将不同电路模块的工作电压以及工作频率降低到恰到满足系统最低要求，从而降低系统中不同电路模块的功耗。
3)低功耗软件的动态功耗管理
(3)系统时钟分配：
时钟是系统中频率最高的信号，其功耗功之高是不容置疑的。在系统设计层面，可以考虑应用要求，将系统设置为不同的工作模式，加入时钟控制模块，在不同的工作模式下选用不同频率的时钟，并且将一些不需要的模块时钟关闭。
(4)使用异步设计：
在异步设计里面，不需要全局时钟，两个模块通过握手信号进行交互，这时候就可以减少功耗。因此异步设计也是降低功耗的一种方法。
2、RTL级的低功耗设计方法：
(1)并行设计：
对于某一个功能模块，我们可以通过并行的方式进行实现，也可以通过流水线的方式进行实现，这两种方法都是面积换速度&#

商汤 / 澜起科技数字IC笔试题相关推荐

数字IC笔试题，大疆校招16题（仅供参考）
\\\插播一条: 自己在今年整理一套单片机单片机相关论文800余篇论文制作思维导图原理图+源代码+开题报告+正文+外文资料想要的同学私信找我. 数字IC笔试题,大疆校招16题(仅供参考) 1.异 ...
禾赛科技2021数字IC笔试题
笔试题A 1道单选,6道问答单选1:八进制数657的16进制表示是什么? (1AF) 问答: 使用1个或非门搭建非门,有几种方法? 使用二输入MUX搭建与非门化简逻辑表达式out=A+B((AB+ ...
数字IC笔试题---千题解，量大管饱，图文并茂
前言出笔试题汇总,是为了总结秋招可能遇到的问题,做题不是目的,在做题的过程中发现自己的漏洞,巩固基础才是目的. 所有题目结果和解释由笔者给出,答案主观性较强,若有错误欢迎评论区指出,资料整理来自于& ...
艾为数字ic面试题_数字IC笔试题（2017年）
转眼之间又到了一年一度的校招时间,回想去年这个时候,真的是经历了长达数月的兵荒马乱.现在也入职几个月了,想给去年的自己找工作做个总结,也供今年校招的童鞋做一些参考. 废话不多说,结合多家的笔试题,变来 ...
南芯半导体数字IC笔试题
笔试题型总共八道题,其中前四道为5分的画图题和简答题,后四道为20分的设计题和简答题,题目较为基础,难度不大. (1)跨时钟域的问题 (2)竞争与冒险 (3)数字IC的素质与技能 (4)消除毛刺电路 ...
数字IC笔试题（2）——降低动态IR DROP
(华为海思芯片多选)降低动态IR DROP的方法包括()(注意:题目中的IP DROP实际应该是IR DROP) A. 降低工作频率: B. 增加接入的电源地IO数量: C. 增加LVT cell的比 ...
数字IC笔面基础之触发器——DFF、TFF、JKFF（附Verilog实现）
数字IC笔面基础之触发器写在前面的话关键点: D触发器基本正边沿触发D触发器异步复位D触发器带清零和置一的D触发器 T触发器 JK触发器总结写在前面的话触发器是数字IC最基础的知识点, ...
数字IC笔面基础，动不动就手撕——奇偶分频器（分频器简介和Verilog实现）
分频器简介和Verilog实现写在前面的话偶数分频级联触发器实现2^n偶数分频计数器实现2n偶数分频奇数分频(常考) 奇数分频,占空比50%(最常考,要求熟练掌握一种) OR操作,2N+1 ...
华为2022数字芯片笔试题
单选 1.ASIC开发流程中,如下环节的先后顺序是? A. RTL-> Synthesis->P&R B. Synthesis->P&R->RTL C. Syn ...

商汤 / 澜起科技数字IC笔试题

文章目录

商汤

商汤 / 澜起科技数字IC笔试题相关推荐

最新文章

热门文章