前几日，女朋友生日，问她想要啥礼物时，她提到说想要那种辉光管的自制时钟，然后上网一查，发现辉光管驱动电压挺高，而且管子还贵，于是折合了一下，用YS13-3荧光管代替辉光管来做时钟。废话不多说，下面介绍一下我的设计流程。

YS13-3

设计思路与元器件选择
原理图设计
程序设计
- 74HC595发送函数
- YS13-3显示函数
效果展示

设计思路与元器件选择

这里我采用的主控芯片是stm32f103C8T6。原因有几个，首先开发较快，用过stm32cubemx的都知道，开发效率上比传统标准库要快。其次便宜，而且好焊接。再然后是如何点亮荧光管的问题了。当初查找资料可是费了不少功夫。最后简单总接一下。YS13-3需要三个不同电压，1.2V，24V与GND.总的来说，就是引脚1接地，引脚9接1.2V，引脚6接24V，这三个是不变的。剩下的引脚，那个接24V，其对应的管就会亮。那如何找到引脚1呢？方法就是正视管子，内部左下角连接出去的就是引脚1，然后从底部看，1引脚顺时针寻下去就是2,3,4…等等。
然后就是驱动的芯片，这里我选择了74HC595和ULN2003来驱动数码管，此外为了有合适的电压，采用了AMS1117降压至3.3V与1.2V，然后用集成的XL6009升压模块升压至24V，然后还外接了一个无线串口通讯模块与PC机通讯。

原理图设计

YS-13驱动电路

主控电路

升降压电路
其他电路

程序设计

74HC595发送函数

void HC595_sendsata(uint8_t data) // (8bit)
{uint8_t i;HAL_GPIO_WritePin(GPIOC, GPIO_PIN_15, GPIO_PIN_RESET);   // SHCP=0for(i=0;i<=7;i++){if(data&0x01){HAL_GPIO_WritePin(GPIOC, GPIO_PIN_13, GPIO_PIN_SET);//DS=1}else{HAL_GPIO_WritePin(GPIOC, GPIO_PIN_13, GPIO_PIN_RESET); //  DS=0}HAL_GPIO_WritePin(GPIOC, GPIO_PIN_15,GPIO_PIN_SET);//SHCP=1HAL_GPIO_WritePin(GPIOC, GPIO_PIN_15,GPIO_PIN_RESET);//SHCP=0data=data>>1;} }

YS13-3显示函数

uint8_t time[4]={0,5,2,0};//存放每个辉光管要显示的数字
uint8_t mabiao[10]={0xa0,0xbe,0x44,0x0c,0x1a,0x09,0x01,0x3c,0x00,0x08}; //码表void YS13_display() // YS13显示4个数字
{uint8_t i;for(i=0;i<4;i++){HC595_sendsata(mabiao[time[3-i]]);    }HAL_GPIO_WritePin(GPIOC, GPIO_PIN_14, GPIO_PIN_SET);     //  STCP=1HAL_GPIO_WritePin(GPIOC, GPIO_PIN_14, GPIO_PIN_RESET);   //  STCP=0}
}

74HC595主要通讯方式为当SHCP上升沿时，读取DS口的数据，且移位锁存，，但是此时Q0–Q7对外电平其实仍然是不变的，只有在STCP高电平时候，才会将内部移位寄存器的值一次性对外输出。例如，连续8次SHCP上升沿时，DS都是1，但是你此时Q0–Q7输出仍然是原来状态，只有将STCP置1，Q0–Q7才会输出1。

效果展示

最后附录上程序和PCB文件，希望对有些小伙伴有所帮助
链接：https://pan.baidu.com/s/1YUuVa5GkLel64a2aL8fPOw
提取码：wczd

YS13-3荧光管时钟设计相关推荐

YS13-3VFD荧光管时钟
文章目录自制的YS13-3荧光管时钟,放着展示一下,有需要自取注意事项自制的YS13-3荧光管时钟,放着展示一下,有需要自取注意事项 6个管子灯丝电流还是有点大,建议将设计中的LDO输出1.2 ...
数学编程：经典数学编程案例之斐波那契：斐波那契数列的简介、代码实现、exe程序应用(斐波纳契时钟设计)之详细攻略
数学编程:经典数学编程案例之斐波那契:斐波那契数列的简介.代码实现.exe程序应用(斐波纳契时钟设计)之详细攻略目录斐波那契数列的简介斐波那契数列代码实现 1.python代码实现 2.Java ...
FPGA异步时钟设计中的同步策略
1 引言基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免. ...
数字时钟设计verilog_数字IC设计基本概念之创建时钟
来自微信公众号 "数字芯片实验室" 时序分析的一个重要部分是准确地指定时钟和相关属性,例如延迟(latency)和不确定性(uncertainty). EDA工具可以分析以下类型的 ...
基于微型计算机系统的实时时钟设计,基于51单片机的实时时钟设计报告.doc
基于51单片机的实时时钟设计报告 PAGE PAGE 24 课程设计(论文)任务书信息工程学院信息工程专业 (2) 班一.课程设计(论文)题目嵌入式课程设计二.课程设计(论文)工作自 ...
（205）硬件实现多时钟设计
(205)硬件实现多时钟设计 1 文章目录 1)文章目录 2)FPGA入门与提升课程介绍 3)FPGA简介 4)硬件实现多时钟设计 5)技术交流 6)参考资料 2 FPGA入门与提升课程介绍 1)FP ...
（8）FPGA时钟设计（第2天）
(8)FPGA时钟设计(第2天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA时钟设计(第2天) 5)技术交流 6)参考资料 2 FPGA初级课程介绍 ...
（12）FPGA时钟设计原则
(12)FPGA时钟设计原则 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA时钟设计原则 5)结语 1.2 FPGA简介 FPGA(Field Programm ...
Xilinx FPGA单端时钟设计方法
1.1 Xilinx FPGA单端时钟设计方法 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Xilinx FPGA单端时钟设计方法: 5)结束语. 1.1.2 本节引 ...
Xilinx FPGA差分时钟转单端时钟设计
1.1 Xilinx FPGA差分时钟转单端时钟设计 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Xilinx FPGA差分时钟转单端时钟设计: 5)结束语. 1.1 ...

YS13-3荧光管时钟设计