触发器

锁存器
- SR锁存器
触发器
- 触发方式不同的触发器
- - 电平触发的触发器
  - 脉冲触发的触发器
  - 边沿触发的触发器
- 逻辑功能不同的触发器
触发器总结
课后习题

锁存器

SR锁存器

置1称为置位，即Set；置0称为复位，即Reset

可以根据两个外部输入端口信号设置电路状态（置位or复位），同时能够保持其状态
“锁存”即能够存储数据，且在无外部输入时保持其稳定状态
封装后输入端的 SD、RD 中D=direct，即触发是直接作用的，不需要与时钟配合
注意：分析波形图时（以高电平输入有效为例），当分析S=R=1时，要关注其下一时刻的S与R的状态
- 如果下一时刻R=S=0，即同时回到低电平，则Q与Q‘状态不定
- 如果下一时刻R、S不同时回到低电平，则在S=R=1的期间内，Q=Q’=0

锁存器具有置位、复位、保持功能，即只要输入一个有效信号，锁存器就会立刻读取并存储这个数据。
但实际电路中存在传输延迟，所以如果想要每个电路的动作都按照一定的时序，需要引入一个新的端口，即触发信号（时钟信号）来控制存储器件进行存储
当这个控制信号有效时，才允许存储器件读取输入信号；当这个控制信号无效时，存储器件保持其稳定状态不变

触发器

本章的触发器本质上是一个存储器件，根据控制信号存储0/1

触发器的分类和描述
- 触发方式的不同，触发器可以分为：电平触发、脉冲触发、边沿触发
- 逻辑功能的不同，触发器可以分为：SR触发器、JK触发器、D触发器、T触发器

触发方式不同的触发器

电平触发的触发器

电平触发功能特点：
根据 “ 触发信号（CLK）的高、低电平情况 ” 来控制电路是否根据输入置1或置0
- 触发信号为有效电平，则触发器读取输入，按照输入信号将触发器置为相应的状态
- 触发信号为无效电平，则触发器保持其状态，屏蔽输入信号

电平触发的SR触发器

电平触发的D触发器

脉冲触发的触发器

脉冲触发功能特点：
两个时钟信号互补的电平触发，一个为主触发器，另一个为从触发器

脉冲触发的SR触发器（主从SR触发器）

脉冲触发的JK触发器（主从JK触发器）
具有一次变化特性

脉冲触发的T触发器（主从JK触发器）

边沿触发的触发器

边沿触发功能特点：
在触发信号的上升沿or下降沿处，根据输入信号的状态触发器动作，即触发的条件不是高低电平，而是高低电平的变化
- 脉冲触发：发生在边沿位置处，与到达边沿之前触发器的状态有关，在边沿到达之前输入的任何变化都会影响主触发器的状态
- 边沿触发：发生在边沿位置处，与到达边沿之前触发器的状态无关，输出状态仅取决于边沿这一时刻的输入状态

边沿触发的D触发器（注意：CLK加了两个反相器）

逻辑功能不同的触发器

信号输入方式不同、约束条件不同，故输入信号实现的功能也不同

触发器逻辑功能的分类：SR、JK、D、T
触发器的特性方程：次态Q^(n+1) 与初态 Qn之间及其他输入变量通过真值表得到的`逻辑函数

触发器总结

注：以上笔记的ppt截图全部引用b站up主——这个ximo不太冷，强力推荐这个up的数电课！！！

课后习题

与非（低电平输入有效S‘、R’）的不定态 Q=Q‘=1
或非（高电平输入有效S、R）的不定态 Q=Q’=0
填写不定态的情况：
1.当后续电平同时回到高电平（与非）、低电平（或非）时
2.当S=R=0（与非）、S=R=1（或非）时，时钟信号从高电平回到低电平
JK触发器Q与Q‘一定相反，因为它不存在不定态
SR触发器Q与Q’不一定相反，所以要仔细检查

【5.9】注意SR触发器为异步触发器（带角标D），不受CLK的控制

【5.10】注意当S=R=1时，CLK从到1回到0，产生不定态

数字电子技术（五）触发器相关推荐

数字电子技术之触发器
这部分的内容涉及到时序逻辑的知识点: 这篇文章会对时序逻辑做简单的概述(具体内容是下一篇文章的讲解内容),对时序逻辑有简单认识后,才好理解触发器: 时序逻辑简述基本RS触发器同步触发器触发器应用 ...
数字电子技术课程设计之基于触发器的三位二进制同步减法计数器无效态000/110
基于触发器的三位二进制同步减法计数器无效态000/110 1 课程设计的目的与作用掌握用multisim 的电路仿真程序熟悉同步计数器工作原理和逻辑功能熟悉计数器电路的分析和设计方法掌握161 ...
《数字电子技术基础》5.1 触发器概述
前言 <数字电子技术基础>第5.1节学习笔记 <数字逻辑电路设计>第4.1节学习笔记 5.1 触发器概述数字电路分为组合逻辑电路和时序逻辑电路. 组合逻辑电路由门电路组成, ...
山东大学继续教育计算机3,山东大学继续教育数字电子技术基础试题3及答案.doc...
数字电子技术基础模拟卷 3 一填空. 1 逻辑代数中,基本的运算关系是与 . 或和非 . 2 十进制数27转换成二进制数为 11011 :转换成8421BCD码是 00011011 . 3 在 ...
数字电路技术可能出现的简答题_2013年9月份考试数字电子技术第二次作业
下载word有问题请添加微信号:xuecool-com或QQ:370150219处理(尽可能给您提供完整文档),感谢您的支持与谅解. 以下是由77cn范文大全为大家整理的2013年9月份考试数字电子技 ...
【知识点总结】数字电子技术（数电）
数字电子技术总结内容: 内容包括: 本逻辑门(与.或.与非.或非.异或门).三态门.OD门(OC门).传输门 .组合逻辑电路的分析方法和设计方法.编码器.译码器.数据选择器.数值比较器.加法器.锁存 ...
74ls20设计半加器_模拟数字电子技术实验指导及实验室规划方案,上海求育
原标题:模拟数字电子技术实验指导及实验室规划方案,上海求育上海求育QY-DZ535G电子学综合实验装置上海求育QY-DZ535G电子学综合实验装置是结合模拟.数字电路两门课程的实验教学特点,采用模 ...
《数字电子技术基础》6.4 时序逻辑电路——设计方法（FSM）有限状态机
前言 <数字电子技术基础>第6.4节学习笔记,本人在编写Verilog时序逻辑代码时,关于这一部分的状态图需要好好学一下. 6.4.1 同步时序逻辑电路的设计方法一般步骤一.逻辑抽象, ...
最全最走心：数电-数字电子技术复试/面试知识点大总结 (3-6更新中)
· 本文原文源自星峰研学电子通信电气考研,并在偏离重点的原文基础上大改特改.原文如下,由自己选择: <数字电子技术>经典面试121题(一) <数字电子技术>经典面试121题( ...
74ls20设计半加器_数字电子技术实验练习内容资料整理.doc
数字电子技术实验练习内容资料整理.doc 数字电子技术实验练习内容实验二 TTL与非门的应用一.实验内容1用五个二输入与非门设计一个半加器.2用二输入与非门设计一个三开关控制同一灯泡电路,要求三个开关 ...

数字电子技术（五）触发器

触发器

锁存器

SR锁存器

触发器

触发方式不同的触发器

电平触发的触发器

脉冲触发的触发器

边沿触发的触发器

逻辑功能不同的触发器

触发器总结

课后习题

数字电子技术（五）触发器相关推荐

最新文章

热门文章