实现一个异步清零和置位的D触发器

要求：

仿真波形：

仿真前：

仿真后：

代码：

module DDD(d,clk,rd,sd,q,nq);
input d,clk,rd,sd;
output q,nq;
reg q,nq;
always @(posedge clk or negedge rd or negedge sd)begin
if(rd==0)beginq<=0;nq<=1;end
else beginif(sd==0)beginq<=1;nq<=0;endelse beginif(d==0)beginq<=0;nq<=1;endelse if(d==1)beginq<=1;nq<=0;end
end
end
end
endmodule

实现一个异步清零和置位的D触发器相关推荐

VHDL设计一个同步置数、异步清零的D触发器
设计一个同步置数.异步清零的D触发器,其引脚名称和逻辑功能如下表所示. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY ddddd IS PORT ...
同步电路出现异步清零可以吗_异步计数器 || 计数器的分类 ||异步二进制十进制|| 74290 8421 5421 || 数电...
异步计数器 || 计数器的分类 || 异步二进制十进制 || 74290 || 数电这一节介绍异步二进制计数器. 计数器功能: 计数器是对输入脉冲个数进行计数的时序电路. 计数器除了直接用于计数 ...
异步清零和同步置数/清零的区别
同步,异步是对于时钟而言的. 同步指的是,状态的变化需要等待时钟有效沿来触发,所有动作同时跟随这个时钟变化,而异步时,状态变化不依赖与时钟. 异步清零说的是,你需要对一个计数器在满足某种条件时想要他归 ...
使用D触发器完成带有异步清零clrn和同步使能wen的8位寄存器
要求: 看到这个题,首先我们应该先考虑D触发器的实现: `timescale 1ns / 1psmodule dffe(input clk,input clrn,wen,input d,output ...
FPGA应用实验设计（二）—异步清零4位二进制计数器
一.实验目的 1.了解时序电路的 VHDL 语言设计方法. 2.掌握同步计数器的设计方法,设计任意进制的计数器. 二.实验内容 1.用VHDL设计一个上升沿触发.异步清零的4位二进制计数器. 三.实验 ...
同步置数与异步清零的区别
同步,异步是对于时钟而言的. 同步指的是,状态的变化需要等待时钟有效沿来触发,所有动作同时跟随这个时钟变化,而异步时,状态变化不依赖与时钟. 异步清零说的是,你需要对一个计数器在满足某种条件时想要他归 ...
VHDL设计一个同步清零的JK触发器
1.设计一个同步清零的JK触发器,其引脚名称和逻辑功能如下表所示. LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY jk IS PORT (clk, ...
怎么样理解同步清零和异步清零？
DA专业论坛 » 通用设计 » [求助] 大家是怎么样理解同步清零和异步清零的?? 查看完整版本: [求助] 大家是怎么样理解同步清零和异步清零的?? mxflying 2005-4-20 03 ...
HDLBITS笔记23：触发器的基础练习（同步清零、异步清零、复位端、字节使能等）
题目1: D触发器是一种电路,它存储位并定期更新,位于时钟信号的(通常)正边. D 触发器在使用时钟始终块时由逻辑合成器创建(请参见始终阻止2).D触发器是最简单的"组合逻辑后跟触发器的斑点 ...

实现一个异步清零和置位的D触发器

实现一个异步清零和置位的D触发器相关推荐

最新文章

热门文章