这部分的内容涉及到时序逻辑的知识点:

这篇文章会对时序逻辑做简单的概述(具体内容是下一篇文章的讲解内容),对时序逻辑有简单认识后,才好理解触发器:

时序逻辑简述
基本RS触发器
同步触发器
触发器应用

1. 时序逻辑简述

时序逻辑电路的结构和工作特点

先来回顾一下组合逻辑电路的工作特点:

再看一下时序逻辑电路的结构和工作特点:
所谓时序,就是要看成一个时间轴:

上一个时刻的输出会和下一个时刻的输入一起影响下一个时刻的输出

时序逻辑电路的分类

根据电路的工作方式划分(电路中触发器的工作时刻是否统一划分):

同步时序逻辑电路
异步时序逻辑电路

异步的接入方式有很多

根据电路输出信号的决定关系(电路的输出函数)划分:

米里型:输出信号由输入变量和现态共同决定
莫尔型:输出信号只与电路的现态有关

根据逻辑功能划分:

计数器
寄存器
特定信号发生器

根据集成度划分:

中规模IC
大规模IC

时序逻辑电路的表示工具

组合逻辑电路有的5个工具,在时序逻辑电路上也有,在这基础上,时序逻辑电路多了状态表和状态图

状态表和状态图

状态表

以表格的形式表达了一个时序逻辑电路完整的状态迁移关系
这两张表描绘的其实是莫尔型电路

也就是说,可以用米里型状态表去表达一个莫尔型时序电路

但是,不能用莫尔型状态表去表达一个米里型时序电路

状态图

以图形的形式表达了一个时序逻辑电路完整的状态迁移关系

每个圈表示电路的一个可能的状态
每一条带箭头的线表示一个状态迁移关系
起点的状态:现态
终点的状态:次态

这里举一个例子,相信大家就能明白了:

当现态为Q2时,输入0,那么得到次态为Q2,输出为0

对应关系如下:

状态表和状态图之间的相互转换

状态表上有几行,状态图上就有几个圈:
表示电路所有可能的状态
状态表上有几个方格，状态图上就有几条带箭头的线:
表示电路全部的状态迁移关系

[例] 已知一个时序电路的状态表, 画出状态图

先来看第一行:

现态是00时,输入0,次态是01,输出1
现态是00时,输入1,次态是10,输出1

以此类推得到完整的状态图:

各种表示工具之间的转换

[例] 已知一个时序电路的真值表，写出该电路的逻辑表达式、状态表和状态图。

通过卡诺图法得到逻辑表达式:

状态表如下所示:

根据状态表写出状态图:

回顾一下:

2. 基本RS触发器

触发器是一种具有记忆功能，能够存储0和1这样的数学信息的电路,是构成时序逻辑电路的基本逻辑器件。

触发器的输入和输出

触发器的输出端具有两种状态:

0状态
1状态

输入端收到有效激励信号时:

触发器状态可以发生翻转;

输入激励信号不是有效信号时:

触发器输出状态长期保持不变。即所谓“触发器可以记忆(储存)数字信息"

举例说明:

触发器的分类

根据具体逻辑功能划分:

RS触发器:置0、置1触发器
JK触发器:置0、置1及翻转触发器
D触发器:跟随触发器
T触发器:翻转触发器

根据内部结构划分:

基本触发器
同步触发器
主从触发器
边沿触发器

这四种触发器从上到下结构逐渐复杂,抗干扰能力逐次提高

基本RS触发器的两种结构

用与非门组成的基本RS触发器

激励信号(控制信号):

Sd‾\overline{\text{Sd}}Sd:直接置1端(置位端),低有效
Rd‾\overline{\text{Rd}}Rd:直接置0端(复位端),低有效

真值表/状态表:

其实以上的真值表可以写成如下的形式:

甚至可以不用这么麻烦,直接简法状态表:

如果把第三和第四列对调,就可以得到卡诺图:

画卡诺圈得特征方程:

最后得到状态图:

用或非门组成的基本RS触发器

或非门其实就是将输入低有效变成了输入高有效:

RS触发器特征方程的理解

前面提到了两种触发器,特征方程是通过卡诺图得来的

细心的你有没有发现两种结构得到的特征方程是一样的?

如果RS触发器的激励端简单写为R、S:

输入激励分别为高有效、低有效的两个RS独发器。特征方程中,激励信号的表达相差一个非号。对其他触发器特征方程的理解也类似。

3. 同步触发器

同步触发器也叫做带有带有时钟控制的触发器

增加了一个新的输入控制信号: 时钟信号( CLOCK) , 一般标记为CLK ,
也常称作CP ,意为Clock Puise (时钟脉冲)。

增加CLK信号,既可以提高抗F扰能力,也便于使多个触发器协调工作。

同步RS触发器

当CLK=0时，输入激励被封锁，输出状态保持不变，次态等于现态
当CLK=1时，电路正常工作，完成RS触发器功能

逻辑门符号：

状态表\卡诺图:

得到特征方程:
状态图:
最后来看一个新的内容,波形图:

同步D触发器

在同步RS触发器的基础上反向共接,引出一个输入激励D,这样就形成了同步D触发器:

其实也就是把同步RS触发器同时为0和1的情况去掉,只保留01和10的情况

下面分析一下功能:

当CLK=0时，输入激励被封锁，输出状态保持不变，次态等于现态
当CLK=1时，电路正常工作,完成D触发器功能

逻辑门符号:

特征方式其实已经很明显了,就是:

状态图如下所示:

最后是波形图:

同步JK触发器

看出来有什么地方是不一样的了吗:

如果把中间这两条线擦去,其实就是RS触发器了

下面分析一下功能:

当CLK=0时，输入激励被封锁，输出状态保持不变，次态等于现态

如果你是从前往后读这篇文章的话,那么这一点应该会非常有印象吧

当CLK=1,即高电平时，电路正常工作,完成JK触发器功能

中间那两根线的作用其实也就是起到了翻转的作用,当输入激励相同时翻转

得到卡诺图:

写出特征方程:

这是J,K均为高有效的JK触发器的特征方程

下面是状态图:

输入11,叫做翻转为1;输入10叫做置0为1

波形图如下所示:

同步T触发器

同步T触发器就是在同步JK触发器的基础上在输入级做了个变形:

意味着这时只有两者均无效时(00)的保持和两者均有效时(11)的翻转了

当CLK=0时，输入激励被封锁，输出状态保持不变，次态等于现态
当CLK=1,即高电平时，电路正常工作,完成T触发器功能

逻辑符号如下:

状态图:

因为J=K=T,所以特征方程可以写成:

即T与现态的亦或

若要求输入激励T始终为1，则这时可以叫做必翻触发器

看，始终是次态等于现态非

四类功能触发器的总结

逻辑符号

逻辑符号的阅读与分析:
由JK触发器的逻辑符号可知,这是一个在CLK信号低电平期间正常工作，且输入激励信号J,K均为低有效信号的JK触发器，J为置 1 端，K为置 0 端。

时序逻辑电路的波形图的画法

时序逻辑电路的波形图是一组输入、输出信号波形，根据时间（横轴）的对应关系，组成的波形对照图。

触发器波形图上的信号类型：

★ 输入信号包括了时钟信号、触发器的输入激励信号等；
★ 输出信号是触发器的输出状态。

首先，根据RS触发器的逻辑符号可知， CLK,S,R信号均为高有效信号，则可以根据CLK的输入波形，确定触发器的工作区，即CLK=1期间:

CLK=1期间，输出状态根据输入激励S、R的对应取值确定;
CLK =0期间，输入激励波形失效，输出状态保持;

又已知触发器的初状态设为 0，根据上述原则，从起点开始，由左向右，画出输出状态的波形:

4. 触发器应用

触发器的直接置位、复位端

在同步RS触发器的基础上加了两个信号：

上面的S是直接置位端；下面的R是直接复位端

为什么说他们直接呢?原因就在于他们的优先级最高,只要他们的输入是0,不管左边的信号是什么,输出都是1

最后来看一下逻辑符号:

刚刚是低有效方式,现在我们来看一下高有效方式是怎么实现的:

逻辑符号的书写上没有圈了:

最后强调一下:
不论直接置位、复位端如何标注，有效方式如何,其作用优先于触发器本身的作用,即优先于触发器的时钟信号和输入激励信号。

触发器的多输入激励

以JK触发器为例:

J和K分别由三个激励相与

另外,逻辑符号也可以这样写:

把内置与逻辑直接删掉,但是要记得默认是与逻辑

[例] 根据图示逻辑符号,详细说明这些触发器分别完成什么逻辑功能。

再来试试下面这张图:

这是一个带有低有效直接置位、复位端的(时钟信号)下降沿工作,(激励信号)高有效的多输入RS触发器

触发器的综合使用范例

[例1] 已知触发器的逻辑符号和输入波形,设初状态从0开始,画出完整的波形图。

这里的S恒为0其实就是不使用的意思

因为Rd是直接复位端,他的优先级最高,所以先看他:
只要Rd高有效,那么输出Q必然置0

下面再来看上升沿处:

[例2] 已知触发器的逻辑符号和输入波形,设初状态从0开始,画出完整的波形图。

直接置位端接高电平,这可是低有效的,也就是说不使用直接置位端,只使用直接复位端

另外,这里有一个多输入激励,与门的输出才实现真正的激励D

这里最好先解决D1和D2之间的与门,再去考虑输出:

然后根据优先级,先看直接复位端为0时,输出为0:

结果如下:

数字电子技术之触发器相关推荐

数字电子技术课程设计之基于触发器的三位二进制同步减法计数器无效态000/110
基于触发器的三位二进制同步减法计数器无效态000/110 1 课程设计的目的与作用掌握用multisim 的电路仿真程序熟悉同步计数器工作原理和逻辑功能熟悉计数器电路的分析和设计方法掌握161 ...
《数字电子技术基础》5.1 触发器概述
前言 <数字电子技术基础>第5.1节学习笔记 <数字逻辑电路设计>第4.1节学习笔记 5.1 触发器概述数字电路分为组合逻辑电路和时序逻辑电路. 组合逻辑电路由门电路组成, ...
山东大学继续教育计算机3,山东大学继续教育数字电子技术基础试题3及答案.doc...
数字电子技术基础模拟卷 3 一填空. 1 逻辑代数中,基本的运算关系是与 . 或和非 . 2 十进制数27转换成二进制数为 11011 :转换成8421BCD码是 00011011 . 3 在 ...
数字电路技术可能出现的简答题_数字电子技术复习题(本科)
. . . 数字电子技术复习题(本科) 一. 简答题: 1 . 简述组合电路和时序电路各自的特点是什么? 答:组合电路的特点:任何时刻电路的稳定输出,仅取决于该时刻各个输入变量的取值,组合电路是由门 ...
数字电路技术可能出现的简答题_2013年9月份考试数字电子技术第二次作业
下载word有问题请添加微信号:xuecool-com或QQ:370150219处理(尽可能给您提供完整文档),感谢您的支持与谅解. 以下是由77cn范文大全为大家整理的2013年9月份考试数字电子技 ...
【知识点总结】数字电子技术（数电）
数字电子技术总结内容: 内容包括: 本逻辑门(与.或.与非.或非.异或门).三态门.OD门(OC门).传输门 .组合逻辑电路的分析方法和设计方法.编码器.译码器.数据选择器.数值比较器.加法器.锁存 ...
数字电子技术基础大作业---电子表、流水灯
数字电子技术基础大作业电子表.流水灯一．电子表 1.1应用的元件 555.六片74LS160N.三片74LS26D.两片74LS04D.六个个D_HEX(十六进制输入的显示数码管).电阻.电容若干 ...
74ls20设计半加器_模拟数字电子技术实验指导及实验室规划方案,上海求育
原标题:模拟数字电子技术实验指导及实验室规划方案,上海求育上海求育QY-DZ535G电子学综合实验装置上海求育QY-DZ535G电子学综合实验装置是结合模拟.数字电路两门课程的实验教学特点,采用模 ...
《数字电子技术基础》6.4 时序逻辑电路——设计方法（FSM）有限状态机
前言 <数字电子技术基础>第6.4节学习笔记,本人在编写Verilog时序逻辑代码时,关于这一部分的状态图需要好好学一下. 6.4.1 同步时序逻辑电路的设计方法一般步骤一.逻辑抽象, ...

数字电子技术之触发器