计算机组成原理实验 2.1 总线与寄存器 赖晓铮.ppt

还剩

13页未读，

继续阅读

下载文档到电脑，马上远离加班熬夜！

亲，喜欢就下载吧，价低环保！

内容要点：

计算机组成原理计算机组成原理 实验系列实验系列? 一、总线与寄存器一、总线与寄存器? 二、进位加法器二、进位加法器? 三、比较器(仲裁器)三、比较器(仲裁器)? 四、计数器四、计数器? 五、运算器五、运算器? 六、存储器六、存储器? 七、时序发生器七、时序发生器? 八、微程序控制器八、微程序控制器? 九、硬布线控制器九、硬布线控制器赖晓铮赖晓铮 博士博士 [email protected]: 68046508(一)总线与寄存器(一)总线与寄存器 实验实验? 实验内容：实验内容：● 构建一条 8位总线的寄存器数据通路，将若干寄存器通过总线连接起来。● 通过拨码开关手动输入数据到某个寄存器；或者从一个寄存器向另一个寄存器赋值。同时，利用移位寄存器实现数据的置数、左移、右移等功能。● 比较以下器件两两之间的异同：触发器 74LS74和 74LS175，寄存器 74LS273和 74LS374，寄存器 74LS273和移位寄存器74LS194。实验目的：实验目的：● 掌握掌握 总线以及 数据通路的概念及传输特性数据通路的概念及传输特性 。● 理解锁存器、通用寄存器及移位寄存器的组成和功能。理解锁存器、通用寄存器及移位寄存器的组成和功能。(一)总线与寄存器(一)总线与寄存器 实验实验 电路图电路图拨码开关与总线缓冲器(注意观察拨码开关与总线缓冲器(注意观察 74LS244左右电平)左右电平)三态门三态门 74LS244【【 1】】 总线实验总线实验? 实验步骤：实验步骤：1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1； 启动仿真，手动拨码开关在总线 DIN上置位数据 0x55。比较拨码开关所在的总线 DIN与 总线 BUS上的数据 。。2) 令 #SW_BUS=0，三态门 74LS244导通，记录 BUS总线上的数据，与总线 BIN相比较：BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线单位单位 D触发器：触发器： 74LS74 四位四位 D触发器：触发器： 74LS175D触发器逻辑功能表触发器逻辑功能表 【【 2】】 D触发器实验触发器实验? 实验步骤：实验步骤：1) 令 #R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启 动仿真，手动拨码开关输入数据到 BUS总线，改变 74LS74的 D端(即 BUS总线的 BUS_0)状态，按照 后页逻辑功能 表置位74LS74的 #Sd端、 #Rd端，观察并记录 CLK端上升沿 、下降沿跳变时刻 的 Q端和 #Q端状态 。2) 手动拨码开关输入数据到 BUS总线，使 74LS175的 D端(即BUS总线的 BUS_0)分别接高，低电平，观察并记录 CLK上升沿 、下降沿跳变时刻 的 Q端、 #Q端状态。观察当74LS175的端置 0后， 74LS175输出 Q端、 #Q端的变化。比较74LS175和 74LS74的异同 。寄存器寄存器 R0：： 74LS374 数据缓冲寄存器数据缓冲寄存器 DR：： 74LS27374LS273&374逻辑功能表【【 3】】 寄存器实验寄存器实验? 实验步骤：实验步骤：1) 令 #R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0， 启动仿真，三态门 74LS244导通，手动拨码开关输入数据 0xAA 到总线， 观察 此时寄存器 74LS374和 74LS273输出端的状态 。2) 令寄存器 R0( 74LS

发表评论

暂无评论，赶快抢占沙发吧。