反相器的Verilog实现及仿真验证

inv.v

// inv design
module inv(A,Y);
input   A;
output  Y;assign Y=~A;endmodule

inv_tb.v

`timescale 1ns/100ps// ---- testbench of inv ----module inv_tb;
reg     aa;
wire    yy;inv     inv(.A(aa),.Y(yy));//输出vcd格式的波形文件，使VCS软件能够查看
initial
begin$dumpfile("inv_tb.vcd");  //波形文件名$dumpvars(0,inv);
endinitial beginaa<=0;#10     aa<=1;#10     aa<=0;#10     aa<=1;#10     aa<=0;#10     $stop;
endendmodule

VCS+DVE

运行VCS生成验证波形时：

vcs inv_tb.v inv.v -R -timescale=1ns/10ps +v2k +define+RTL_SAIF

通用如下：

vcs *.v -R -timescale=1ns/10ps +v2k +define+RTL_SAIF

报错如下：

error: gnu/stubs-32.h: No such file or directory

发现为64位机器缺少编译32位文件的包，添加以下包后解决

sudo yum install -y glibc-static-2.17-325.el7_9.i686
sudo yum install -y glibc-devel-2.17-325.el7_9.i686

再次输入命令vcs inv_tb.v inv.v -R -timescale=1ns/10ps +v2k +define+RTL_SAIF，成功编译、仿真，输入run进行仿真（ucli% run）
再用vde查看波形，输入命令：($等同于Ctrl + Z)

vde& # 加上&可以把软件挂后台，也可以Control+Z实现

在打开的vde软件中File->Open Database找到刚刚生成的*.vcd文件，再用找到查看的器件->右键->Add To Waves -> New Wave View，即可看到以下的波形

VCS+Verdi

待补充

参考致谢

简易VCS使用【2】

Verilog学习脚印1-组合逻辑-反相器相关推荐

Verilog学习脚印4-状态机（串口）
Verilog学习脚印4-状态机(串口) 附:verilog语法笔记(持续更新ing) 目录 bash命令串口协议简介(来自B站-北交李金城老师的PPT,侵删) 实例1:串口数据接收电路原理(来自 ...
Verilog学习脚印2-时序逻辑
Verilog学习脚印2-时序逻辑附:verilog语法笔记(持续更新ing) 目录触发器基础 bash命令实例1:计数器电路原理(来自B站-北交李金城老师的PPT,侵删) 代码实现与验证实 ...
Verilog学习脚印3-简单状态机（三角波）
Verilog学习脚印3-简单状态机(三角波) 附:verilog语法笔记(持续更新ing) 目录 bash命令实例1:三角波发生器电路原理(来自B站-北交李金城老师的PPT,侵删) 代码实现与验 ...
Verilog学习笔记——入门
Verilog学习笔记 01 基本逻辑门代码设计与仿真 Veriog基本逻辑门代码结构--以一位反相器为例 ModelSim仿真基本流程 02 组合逻辑代码设计与仿真--多路选择器二选一逻辑--as ...
verilog学习|《Verilog数字系统设计教程》夏宇闻第三版思考题答案（第十四章）
<Verilog数字系统设计教程>夏宇闻第三版思考题答案合集 : Verilog学习系列第三部分 1.用带电平敏感列表触发条件的always 块表示组合逻辑时,应该用哪一种赋值? ...
verilog学习：加法器
前言之前的文章<verilog学习:使用VCS仿真验证一个全加器>,示范了下全加器,这篇文章就展开说一下加法器. 参考的视频有: [老邱数电]半加器与全加器基础单片机功能这么强,为什么 ...
Verilog学习笔记
Verilog学习笔记本文根据学习菜鸟教程下Verilog教程总结得到,主要记载一些硬件语言描述下的骚操作,仅供学习. 归约操作符归约操作符包括:归约与(&),归约与非( ~ &) ...
python绘制如下图形、小三角形边长20_OpenGL学习脚印_ 绘制移动三角形 - 王定桥的专栏.pdf...
OpenGL学习脚印_ 绘制移动三角形 - 王定桥的专栏 2015/7/20 OpenGL学习脚印: 绘制移动三角形王定桥的专栏博客频道 CSDN.NET 登录 | 注册王定桥的专栏 ...
Verilog学习笔记-——Verilog模块例化
Verilog学习笔记---Verilog模块例化在一个模块中引用另一个模块,对其端口进行相关连接,叫做模块例化.模块例化建立了描述的层次.信号端口可以通过位置或名称关联,端口连接也必须遵循一些规则 ...

Verilog学习脚印1-组合逻辑-反相器

目录

反相器的Verilog实现及仿真验证

VCS+DVE

VCS+Verdi

参考致谢

Verilog学习脚印1-组合逻辑-反相器相关推荐

最新文章

热门文章