verilog有符号数使用方法简介

参考：

https://www.cnblogs.com/yuandonghua/p/signed.html

https://blog.csdn.net/a389085918/article/details/79915685

1 有符号数定义

有符号数的定义通过关键词signed实现，如果不使用signed则默认都为无符号数。定义2个8位的有符号的变量：

reg signed [7:0]     a;
wire signed [7:0]    b;

2 有符号数的表示

verilog中的有符号数以补码形式表示。

reg signed   [7:0]   a;initial begina = -25;$display("a = %b", a);a = 37;$display("a = %b", a);end

仿真输出：

a = 11100111
a = 00100101

显然11100111是-25的二进制补码，00100101是37的二进制补码。

3 有符号数的使用

verilog中的有符号数常用于进行运算操作（加、减、乘）。

3.1 $signed()和$unsigned()函数

在进行有符号数运算的代码设计时，往往需要用到2个系统函数$signed()和$unsigned()。一般$signed()使用较多，$unsigned()使用较少。

这两个函数的作用是告诉编译器所修饰的变量的二进制数据被当作有符号数（$signed()）或无符号数（$unsigned()）来处理。并不对变量数据做任何转换操作。

reg [7:0]               data0;
reg signed [7:0]        data1;initial begindata0 = 8'b1111_0000;  $display("data0 = %0d", data0);
$display("data0 = %0d", $signed(data0));data0 = 8'b0111_0000;$display("data0 = %0d", data0);
$display("data0 = %0d", $signed(data0));data1 = 8'b1111_0000;  $display("data1 = %0d", data1);
$display("data1 = %0d", $unsigned(data1));data1 = 8'b0111_0000;$display("data1 = %0d", data0);
$display("data1 = %0d", $unsigned(data1));end

仿真结果：

data0 = 240
data0 = -16
data0 = 112
data0 = 112
data1 = -16
data1 = 240
data1 = 112
data1 = 112

3.2 有符号数运算

在设计时，任何运算的表达式中不能将有符号变量和无符号变量进行混用。必须保证全都为无符号变量或有符号变量，如果至少存在1个无符号变量，那么整个表达式的运算过程会被当作无符号数运算。考虑如下情况：

reg signed   [7:0]   a;
reg [7:0]           b;
reg [8:0]           c;
reg signed [8:0]    d;initial begina = -7;
b = 138;$display("a = %b", a);
$display("b = %b", b);c = a + b;
d = a + b;$display("c = %b", c);
$display("c = %0d", c);
$display("d = %b", d);
$display("d = %0d", d);end

仿真结果：

a = 11111001
b = 10001010
c = 110000011
c = 387
d = 110000011
d = -125

显然a和b都被当作无符号数相加。

如果表达式中存在1个有符号数（a），那么运算结果必须定义为signed有符号变量(d)，而且另外的无符号数(b)都应该转换为有符号数的形式表示。这可以通过$signed()来实现。考虑下面两种使用方法：

reg signed [7:0]    a;
reg [7:0]           b;
reg signed [8:0]    d;initial begina = -7;
b = 138;$display("a = %b", a);
$display("b = %b", b);d = a + $signed(b);
$display("d = %b", d);
$display("d = %0d", d);d = a + $signed({1'b0, b});
$display("d = %b", d);
$display("d = %0d", d);end

仿真结果：

a = 11111001
b = 10001010
d = 110000011
d = -125
d = 010000011
d = 131

显然第1种用法的结果是错的，第2种用法的结果是正确的。因为138的8位二进制为10001010，其最高位为1，如果直接使用$signed(b)，那么编译器会把10001010当作负数（-118）的二进制补码，所以b就被当作-118使用了。正确的方法应该是在最高位之前补上1个正数的符号位0，确保补码为正数。

verilog有符号数使用方法简介相关推荐

对verilog中有符号数和无符号数的理解
文章目录对verilog中有符号数和无符号数的理解对verilog中有符号数和无符号数的理解 verilog中使用signed表示有符号数,比如: wire signed [7:0] din; ...
verilog - signed 符号数与无符号
#verilog #FPGA verilog - signed 符号数与无符号数计算文章目录 verilog - signed 符号数与无符号数计算原码 .反码 . 补码的关系 verilog 中 ...
verilog有符号数加减法----正负128
目录 1. 加运算,+128或者+(-128) 1)输入信号为8位有符号数 2)输入信号为9位有符号数 2. 减法运算,-128或者-(-128) 1)输入信号为8位有符号数 2)输入信号为9位有符号 ...
Verilog有符号数与无符号数的相互转化
Verilog有符号数与无符号数的相互转化最近在使用DA转换时碰到一个问题,DA芯片输入的数值必须是正的,但输出的数据为有符号数,涉及到一个转化的问题,写一篇博客总结一下. 问题描述一.正数二. ...
关于FPGA中有符号数表示方法的一些认识
有符号数的2进制表示方法是:最高位表示符号位,'1'表示负数,'0'表示正数. 通常负数以补码的形式出现.例如一个4bit数,首先它能够表示的有符号数的范围从-8~7.-8的二进制补码值为4'b100 ...
Verilog有符号数运算
在数字电路中,出于应用的需要,我们可以使用无符号数,即包括0及整数的集合:也可以使用有符号数,即包括0和正负数的集合.在更加复杂的系统中,也许这两种类型的数,我们都会用到. 有符号数通常以2的补码形式 ...
verilog中有符号数运算
verilog中的有符号数运算有符号数的计算:若有需要关于有号数的计算,应当利用Verilog 2001所提供的signed及$signed()机制. Ex: input signed [7:0] ...
Verilog有符号数运算，四舍五入，饱和截位
参考文章[设计经验]5.Verilog对数据进行四舍五入(round)与饱和(saturation)截位当前还有存疑,请大家指正题目: 请用Verilog实现算法 Q = K * (D - 16) ...
verilog中有符号数和无符号数的相关运算
目录 1.有符号数和有符号数的加减运算(输入和输出为原码) 2.无符号数和有符号数的加减运算(输入和输出为原码) 3.有符号数和有符号数的乘法(输入和输出为原码) 1.有符号数和有符号数的加减运算(输 ...

verilog有符号数使用方法简介

verilog有符号数使用方法简介相关推荐

最新文章

热门文章