上期内容：IP的约束需要处理吗？很多工程师都用过write_project_tcl命令，这个命令会生成一个Tcl脚本，工程师根据这个脚本可以重建当前的Vivado工程，非常快捷方便。还有一个命令write_bd_tcl，功能和write_project_tcl类似，只是针对的对象是IP Integrator创建的Block Design，也是生成Tcl脚本，该脚本可用于重建Block Design。在此基础上，Vivado又增添了一个新命令write_ip_tcl，从名字就可以推断出这个命令是给IP用的。write_ip_tcl的基本功能和参数如下图所示。不难看出，其主要目的是生成Tcl脚本以便快速重建IP。

用法1：生成当前工程中所有IP对应的Tcl脚本，如下图所示。此时，该命令后跟随由get_ips获得的所有IP。最终会生成一个与当前工程同名的.tcl文件。

用法2：针对每个IP生成独立的.tcl文件，如下图所示。此时使用了选项-multiple_files。例如工程中有char_fifo和clk_core两个IP，那么就会生成char_fifo.tcl和clk_core.tcl两个Tcl文件。

用法3：生成指定IP的Tcl文件，如下图所示。此时，get_ips命令会获取指定的IP，外加选项-multiple_files，在这里会生成char_fifo.tcl。

那么如何使用这些生成的Tcl文件呢？以char_fifo.tcl为例，部分关键内容如下图所示。从图中可以看到IP的版本号、名字，更重要的是从第66行至第73行，我们可以很快地了解IP的配置信息。创建Vivado工程之后，在Tcl Console下，执行source char_fifo.tcl就可以生成这个IP，并把其加入到当前工程中。

AI Engine到底是什么？

ACAP不可不知的几个基本概念

HLS中循环的并行性(2)

HLS中循环的并行性(1)

HLS优化方法DATAFLOW你用了吗

HLS中如何控制流水程度

Vivado HLS学习资料有哪些

如何查看可综合C代码的中间结果

如何在C代码中插入移位寄存器

HLS IP Library？HLS Math Library：csim ？C/RTL co-sim(2)HLS Math Library：csim ？C/RTL co-sim(1)IP为什么被Locked？copy_ip你用过吗？IP是XCI还是XCIX如何降低OSERDES/CLK和CLKDIV的Clock Skew如何获取Device DNA谈谈设计复用过约束到底怎么做时序收敛之Baseline什么情况下要用OOC综合方式set_max_delay被覆盖怎么办异步跨时钟域电路该怎么约束如何复用关键路径的布局布线信息Vivado学习资料有哪些？异步跨时钟域电路怎么设计ECO都有哪些应用FPGA中的CLOCK REGION和SLR是什么含义FPGA中的BEL, SITE, TILE是什么含义约束文件有哪些如何高效复用Block的位置信息？如何复用关键寄存器的位置信息部分可重配置都生成哪些.bit文件VIO你用对了吗Device视图下能看到什么Schematic视图下能看到什么都是pin，有什么区别都是net，有什么区别如何快速查找目标cell学习笔记：深度学习与INT8学习笔记：多层感知器学习笔记：单层感知器的局限性学习笔记：单层感知器基础知识学习笔记：神经网络学习算法学习笔记：神经网络模型学习笔记：ReLU的各种变形函数学习笔记：神经元模型(2)学习笔记：神经元模型(1)学习笔记：深度学习之“深”学习笔记：深度学习之“学习”学习笔记：人工智能、机器学习和深度学习2019文章汇总文 | Lauren 图 | LaurenCopyright @ Lauren的FPGA转载事宜请私信 | 获得授权后方可转载