风云起的芯片时代，英特尔的封装之路

「时代在变，市场在变，需求在变，如果你不变，那么势将被淘汰。」

无论我们承认与否，当下这个充满竞争的 IT 科技圈正在进入加速蜕变期。曾几何时，业界人士口中的 Android、iOS、直播、VR/AR 等热点词汇已在无形中演变为 AI、IoT、云计算、区块链等技术，而由后者为基础建设构造的万物互联时代正在逐渐成型。

随着数字化时代的来临，以及新商业模式的诞生，各大企业纷纷步入转型和升级的道路。其中在谈及科技巨头英特尔时，很多人对其的记忆依然停留 CPU、GPU 创新的认知上，殊不知，一代枭雄早已转身在数据、计算领域续写了新的辉煌。

众所周知，在面向以数据为中心的、更加多云化的计算时代，英特尔推出了全新技术战略，以制程和封装、架构、内存和存储、互连、安全、软件六大技术支柱为核心，旨在为业界全方位推动计算性能提升。

那么当前英特尔的六大技术进展如何？作为从业者，又可以从这些技术中汲取哪些经验与收获什么？在此，我们将从 9 月 4 日英特尔公司于上海召开的“英特尔先进封装技术解析会”中，从六大技术最为基础但也是重要核心的制程与封装维度出发，探析英特尔最新的战略布局，深入了解英特尔的先进封装技术。

六大技术支柱如何满足全新的计算需求？

数据量的爆发、数据形态的革命性变化，让英特尔创始人之一戈登·摩尔曾于 1965 年提出的摩尔定律意外被打破。对此，英特尔制程及封装部门技术营销总监 Jason Gorss 表示道，在 PC 时代，英特尔的技术创新很大程度上是依赖于晶体管密度提高和 CPU 架构的创新。但是在走向数据驱动时代之际，英特尔必须要建立全新的路径，而这也是英特尔为何会提出六大技术支柱的全新目标。

那么，六大技术支柱具体指的是什么？

制程&封装。 在英特尔的六大产业支柱中，制程&封装位于最底层，但也是其他五大支柱的重要核心。在制程和封装领域，Jason Gorss 解释道，英特尔要做的创新集中在晶体管和封装两大领域。未来，就晶体管层面而言，希望尺寸会越来越小，且功耗越来越下降。
架构。 Jason Gorss 表示，英特尔过去通用的为 X86 架构，但是进入到新时代，则需要掌握更多不同架构的组合，以满足更加专属的特定领域的需求，包括 FPGA、图像处理以及人工智能加速器等。
内存和存储。 对于业界而言，内存和存储领域面临一个全新的瓶颈，英特尔在该技术构建中希望可以开发更加领先的技术和产品，以继续消除传统内存和存储层级结构中的固有瓶颈，同时实现加速互连。
互连。“不仅是数据的存储，我们需要加大创新，数据之间的互连和流通也是非常重要的，这是为什么我们在互连领域要投资不同层级的互连技术，希望可以更好满足在数据层面或者是封装内的数据流通，” Jason Gorss 如是说。
软件。 英特尔在硬件层面上一直致力于实现最高的性能，不过 Jason Gorss 表示，目前至少还有另外两个维度可进一步大幅度提高性能，其中软件就是非常重要的一个环。如今，英特尔在全球已经有超过1.5万名工程师，而在未来，英特尔仍会继续在软件领域大展拳脚，并加强软件领域的创新。
安全。 安全是一切的核心，对于英特尔而言，不管做任何事情、创新技术，安全都是需要考虑的最中间的要素，因为它可以为其他一切的发展提供可靠的基础。

封装技术对于英特尔而言，意味着什么？

作为一家垂直集成的 IDM 厂商，英特尔从晶体管再到整体系统层面的集成，均具备一套完整的解决方案，这也意味着以上的六大技术支柱领域，对于英特尔来说，缺一不可。但整体来看，在最底层的芯片封装虽然在电子供应链中看似不起眼，却一直发挥着巨大的作用。

所谓「封装技术」是指一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以 CPU 为例，实际看到的体积和外观并不是真正的 CPU 内核的大小和面貌，而是 CPU 内核等元件经过封装后的产品。作为处理器和主板之间的物理接口，封装为芯片的电信号和电源提供了一个着陆点。

基于此，来自英特尔公司集团副总裁兼封装测试技术开发部门总经理 Babak Sabi 在活动现场分享了封装技术研发与测试的具体流程。

从上图中，我们不难看出，在着手封装技术伊始，首先需要对晶圆进行测试；其次根据硅片处理，即将晶圆分割成更加小的一些裸片之后，英特尔通过 KGD 工作站，基于已知合格芯片整个的工作流程，确保提交给客户所有的芯片都是质量合格的，在这一过程中，英特尔会有具体的工具解决方案，来对裸片进行测试。以上流程完结之后就是封装，英特尔会把裸片结合基板以及其他的封装材料封装于一体后进行统一的测试。此后，在完成阶段确保整个芯片包括封装都会正常运行，最终交付给客户。

事实上，在半导体领域，追求极致的性能一直是各大厂商竭力想要实现的目标之一。对此，Babak Sabi 也从供电、信号的传导、插座及连接器的开发、机械完整性以及表面切装工艺等设计方面，以及高速的信号传导、封装测试等角度进行了优化，其表示这些可以帮助我们更好地预测行业内可能会出现的各项问题，并且及时进行干预。

详解先进的多芯片封装架构

紧接着，来自英特尔院士兼技术开发部联合总监 Ravindranath (Ravi) V. Mahajan 为我们详解了先进的多芯片封装架构。

伊始，Ravi 首先为我们解读了英特尔的封装愿景，其表示，英特尔封装非常简单，即把多个功能在封装内实现芯片和小芯片的连接，同时也希望帮助整体芯片实现单晶片系统和片上系统的功能。基于此，实现低功耗高带宽的高密度互联对于实现以上的愿景至关重要。

对于封装技术而言，Ravi 表示其一共有三大重点：

轻薄/小巧的客户端封装

究其本质，封装技术一方面可以保护 CPU，防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降；另一方面，封装后的芯片也更便于安装和运输。在此情况下，业界当然是希望能够借助封装技术，将产品做得轻薄且小巧。

不过，Ravi 表示，在整个封装内，不同元件的信号传递必须是高速的。除此之外，也必须更好地在封装内部所有的裸片之间实现进一步的互连微缩，这意味着需要缩短所有桥凸之间的间距，这样整个软件的密度才能进一步得到提升。

高速信号

除此之外，Ravi 剖析道，事实上，信号是在整个半导体及芯片的表面进行传递的，这会受到金属表面粗糙度的影响，而随着整个信号的传递，它可能会受到损耗。

现在，在拥有专门的制造技术让金属表面粗糙度大幅降低的同时，英特尔也采用了全新的布线方法——空隙布线，让其间的串扰变得更加少。

空隙布线可以更好的通过电介质堆栈的设计进一步减少两者之间信号传导的损耗。现在通过先进封装技术已经可以达到 112Gbps，但是英特尔未来希望早电介质材料上进一步进行创新、优化，以进一步改善我们的信号传递，把它达到 224 的数量级。只有这样，整个信号的高速会得到大幅优化，除此之外信号的保真度也会越来越强。

互联微缩——密度和间距

在解析该封装技术重点之前，Ravi 首先解释了两个术语：

3D 互连。指的就是两个裸片叠在一起；
2D 互连。指的是两个裸片进行水平的连接。

以上是数据传导时两种方式，第一种导线数量比较少，速度比较快；另一种恰恰相反，导线数量比较多，但是传输速度会比较慢。如果通过高速互连，可以将其称之为 ODI，这两种是完全两种不同的数据传输模式。简单来讲，一个相当于串行，一个相当于并行。两者相比，并行有几大优势，首先延迟会大幅下降，其次可以更好的去改善它的速度。

对于英特尔而言，Ravi 表示，“我们看的并不仅仅是封装本身，也希望更好的分析裸片间的 IO 界面。”

基于此，Ravi 分享了构建高密度 MCP 的三大关键基础技术——EMIB、Foveros、Co-EMIB。

英特尔 EMIB（嵌入式多芯片互连桥接）2D 封装

提及 2G 芯片封装以及裸片之间的互连，Ravi 表示，这一般需要考虑的是可以做到多薄、以及几个裸片之间的间距到底是多少？

从上图可以看出，最传统的有机封装形式裸片上基本是每毫米大概会有 30 个导线；如果用传统的封装技术加上更加先进的制造技术可以把这个数字提高到 100-150；如果用硅工艺的话可以轻松地把导线数量提高到 200、400 甚至 500-600。

在这之中，Ravi 称英特尔就存在独有的竞争优势，即英特尔的嵌入式的多芯片互连桥接（ EMIB）。英特尔可通过 EMIB 技术实现更好的导线密度。简单介绍，如下图所示，首先会在硅中介层上先选两个硅的通孔，基于此放上不同的裸片，然后再通过硅中介层连接到整个基板上。目前，英特尔仅用一小块硅中介层将其它放在封装里，这意味着英特尔只会在局部进行高密度布线，而并不是在全部的芯片上进行高密度布线。对此，Ravi 解释这样的好处是，可以让我们有更大的封装，即在耗费成本更低的同时，性能也会有优化。

Foveros 技术

彼时 Foveros 技术刚发布之际，英特尔曾表示，该技术提供了极大的灵活性，设计人员可以在新的产品形态中“混搭”不同的技术专利模块、各种存储芯片、I/O 配置，并使得产品能够分解成更小的“芯片组合”。现在英特尔已经有了制程和工艺，可以在更小间距的环境下、在同样的基础裸片面积之上搭载更多的单片。

Co-EMIB

EMIB 技术和 Foveros 两个技术之间的集成，可以把 2D 和 3D 芯片进行融合。基于 Co-EMIB，可以把超过两个不同的裸片来进行叠加，具体的叠加也可以在水平和垂直方向实现。Ravi 表示，这样可以为我们提供更好的灵活度，也可以把它进行不同层面的分割级，并且把它放在同一个封装内进行实现。

目前，整个业界都在不断地推动先进多芯片封装架构的发展，更好的满足高带宽、低功耗的需求。而英特尔拥有多项关键的基础技术，包括像 EMIB、Foveros 还有 Co-EMIB 等等，这些都是 MCP 高密度实现的关键。对此，Ravi 表示，英特尔并不仅仅有物理层，还有先进的 IO 技术和高密度的封装技术可以进行协同设计。像 AIB、MDIO 也都是英特尔非常领先的技术。当下，英特尔的封装技术可以帮助业界实现向上以及向外的同时扩展。这也可以帮助大家把不同的逻辑计算单元放在同样的封装里，这也是我们实现异构计算元素向外、向上扩展的重要的技术。

封装技术的未来

英特尔的先进封装技术倘若能够在业界各个领域得以广泛应用，其不仅能够实现类似于单晶片的性能，还将大大提高产品级性能和功效，并极大地缩小面积。因此，对于先进封装技术的未来，英特尔做了哪些准备？

对此，来自英特尔封装研究事业部组件研究部首席工程师 Adel Elsherbini 首先从先进的互联封装着手研究，其表示，封装互连技术有两种主要的方式：

一种是把主要的相关功能在封装上进行集成。其中一个就是将电压的调节单元从母板上移到封装上，通过这种方式实现全面集成的电压调节封装。
另外一个是 SOC 片上系统分解的方式，基于此，英特尔会把具备不同功能属性的小芯片来进行连接，并放在同一封装里，通过这种方法可以实现接近于单晶片的特点性能和功能。

而不管是选择哪一种的实现路径，都需要我们做到异构集成和专门的带宽需求，异构集成和专门的带宽需求也可以帮助我们去实现密度更高的多芯片集成。

与此同时，先进互连封装研究还有三种具体微缩的方向：

用于堆叠裸片的高密度垂直互连，它可以帮助我们大幅度的提高带宽，同时也可以实现高密度的裸片叠加。
实现大面积拼接的全横向互连。在未来随着小芯片使用，该微缩方向会越来越普及，对此，英特尔也希望在小芯片集成当中保证更高的带宽。
全方位互连，通过全方位互连可以实现我们之前所无法达到的3D堆叠带来的性能。

随着互连技术优化，英特尔可以进一步降低延迟，带宽也可以获得上升。同时，在理想情况下，一个多芯片封装的性能会尽可能接近单晶片的IC了。基于此，Adel Elsherbini 也分享了几种较为常见的互连模式：

1. 高密度垂直互连

它是靠每平方毫米有多少个桥凸来进行界定。如上文 Ravi Mahajan 所提及的，新芯片之间的互连是 50 微米，基本上每平方毫米有 400 个导线接头。而随着摩尔定律的继续推进，未来我们芯片的尺寸可能会变得越来越小，这样为了保证足够的带宽，必须要在导线上下功夫。

因此，想要整个小芯片尺寸变得越来越小，需要明确未来要在微缩上如何实现。其实随着间距变得越来越短，传统基于焊料的技术已经快要到极限了，而这就是我们为什么要使用全新的技术，其中一个就是混合键合。相比焊料键合的环境，通过混合键合的方法，可以在间距上做到10微米，除此之外在桥凸和互连密度上也可以做到更好。

高密度垂直互连优势

无源： 通过中介层对裸片进行互连，裸片之间的信号传导必须要通过中间的互连引线来进行。随着这个间距变得越来越小，信号传导过程当中，整个距离会变得越来越短，这会带来巨大的优势，因为具体的信号传导速度更快，时间更短，中间的串扰会更少。这意味着时延会更低，除此之外，速率也会更高。因为间距变得越来越窄，电容和电压在对等线高上，这样可以大幅度降低功耗。

有源： 通过这种方法，信号完整性会得到大幅度提高，除此之外再结合其他的属性，整个性能也可以得到大幅度的升级。

以上所述的技术也就是非焊料的焊接技术，被称之为混合键合。

所谓混合键合，从两个晶圆来看，先会对顶部晶圆进行抛光，经过单切、清洁，然后再到底部晶圆。Ravi Mahajan 表示，这套工艺可以帮助我们实现并排互连的桥凸。这里可以通过一套热退火的工艺流程对它进行基础填充，我们经过裸片间填充和后处理就可以实现更好的桥凸之间的互连，然后再把整个裸片集成到晶圆。而在英特尔，除了专门的独有的设计规则之外，也会进行材料方面的开发通过这两套专有的解决方案，就可以更好的完成整套工艺和流程。

2. 全横向互连

对于该互连模式，Adel Elsherbini 表示，其通常会用每毫米的引线数量进行衡量。未来随着小芯片尺寸越来越小，对于英特尔而言，希望在整个封装层面都可以实现小芯片互连，前提条件是要控制成本。

作为横向互连，Adel Elsherbini 认为其中很重要的是需要考虑直线间距。随着直线间距越来越短，需要在同样面积下就可以安装更多硅片，同时信号之间的传导距离也会越来越短。当前，英特尔的解决方案是使用硅后端布线的内容来实现上述的内容。不过，使用有机物中介层也会是一个更好的方案，因为它比硅的成本更低。但是，用有机物中介层会有一个巨大的弱势，就是必须要进行激光钻孔，而进行激光钻孔又需要比较大的焊盘。倘若信号需要在比较大的捕获焊盘之间传递，那么，它的密度就会受限，退市也会影响它的性能。

为了解决这一挑战，英特尔开发了基于光刻定义的通孔，如上图所示，导线和通孔的宽度是一致的，这样就不需要焊盘进行连接，在此情况下，就可以实现在不牺牲传导速度的情况下而做到。

3. 全方位互连（ODI）

在比较常规的叠加方式下，裸片必须是比较大的，它要大于上面叠加的所有小芯片的总和。

对此，Adel Elsherbini 表示，这可以通过英特尔的ODI技术改变这一点，其两者之间可以进行更好的协调，且实现上下做到面积统一。这种方式有几大优点：

上方的裸片和下方的基础裸片之间的带宽速度依然非常快；
英特尔上面的小芯片也可以直接获得封装的供电，而并不需要中间的通孔，它可以带来供电的优势；
通过全方位互连（ODI）技术，如今的基础裸片就不用像过去那样，要比上方搭载小芯片的面积总和更大。

全方位互连（ODI）架构

基于上图，我们可以看到通过传统的硅通孔技术，顶层小芯片可以与下方的芯片互连，这样就可以通过底层封装直接对上方小芯片进行供电。但是除了这些供电之外，Adel Elsherbini 表示，还可以让上方裸片和下方裸片之间有直接的互连。

相较于现有架构，新的 MCP 架构仍然存在一定的差别。Adel Elsherbini 解释道，通过混合键合技术，当前我们可以实现非常高密度的垂直互连，可以做到大于 1600 桥凸/平方毫米，如果通过无未对准通孔（ZMV）技术，则可以更好实现区市县高密度互连。如今基于这项全新的架构和技术，英特尔可以把最大垂直互连和全横向互连之间的优势都实现出来，实现最大10000 的有源引线层的Co-EMIB。未来，Adel Elsherbini 表示，英特尔还会考虑 ZMV 和 Foveros 进行集成。或者是 EMIB 和 ZMV 的集成。

以上三种互连模式都可以提高英特尔每立方毫米上的功能并实现类似于单镜片的性能。