BRAM 和 URAM 大小

先说结论

ZU4EV 中
LUTRAM 2.6Mbits
BRAM 4.5Mbits = 128 * 36Kbits
URAM 13.5Mbits = 48 * 288Kbits

来源如下

根据 ug573-ultrascale-memory-resources.pdf

The block RAM features include:
• Per-block memory storage capability where each block RAM can store up to 36 Kbits of
data.
• Support of two independent 18 Kb blocks, or a single 36 Kb block RAM.
• Each 36 Kb block RAM can be used with a single read and write port (SDP), doubling
data width of the block RAM to 72 bits. The 18 Kb block RAM can also be used with a
single read and write port, doubling data width to 36 bits.

The UltraRAM key features are:
• 288K bits of storage in a single block.
• Dual port, 4K x 72, single clock synchronous memory.

根据 ug574-ultrascale-clb.pdf
Distributed RAM features include:
• Single-port and dual-port modes are available in the SLICEM. Each LUT provides 64 bits
of RAM, and each slice provides up to 256 bits of dual-port RAM or up to 512 bits of
single-port RAM.

根据 zynq-ultrascale-plus-product-selection-guide.pdf

ZU4EV 资源如下：
Max. Distributed RAM (Mb) : 2.6
Total Block RAM (Mb) : 4.5
UltraRAM (Mb) : 13.5

根据 Vivado Project Summary
LUTRAM Available : 57600
BRAM Available : 128
URAM Available : 48

BRAM 和 URAM 大小相关推荐

异步fifo_FPGA设计基础——FIFO的应用
说明:这里主要总结FIFO应用相关的问题,FIFO的设计原理有很多资料描述,这里不再说明. FIFO和RAM可以说是一对孪生兄弟(RAM的应用),FIFO的应用和RAM的应用有很多相似的地方.这里重点 ...
业界第一个真正意义上开源100 Gbps NIC Corundum介绍
来源:内容由本人微信公众号「网络交换FPGA」编译自「FCCM2020」,谢谢.第一次在csdn上发文章. FCCM2020在5月4日开始线上举行,对外免费.我们有幸聆听了其中一个有关100G开源NI ...
【vivado UG学习】Implementation策略学习
目录 1 综合前的准备 1.1 Vivado Implementation 子过程 1.2 管理Implementation 1.2.1 工程模式和非工程模式 1.4 用约束引导Implementat ...
一种基于FPGA硬件求解对数的简化方法
本文研究了一种运用FPGA进行数据处理的方法,包括:提取输入数据的高log2M个比特位的数据,作为高有效位,根据预先设置的目标函数的计算表格,查找所述高有效位对应的目标函数值y(n)以及高有效位+1对 ...
HLS Pargmas(2) interface
Defining Interfaces 接口综合在Vitis的HLS设计中,顶层函数的参数被合成为接口和端口,这些接口和端口将多个信号分组,以定义HLS设计和外部组件之间的通信协议.Vitis HL ...
HLS Pragma(3)config_storage
config_storage only supports FIFO types. Descrption 设置Vitis HLS微架构FIFO存储元素与内存资源绑定的全局默认选项. 通过为特定的设计元素 ...
VIVADO学习笔记之--拥塞
1.参考 https://mp.weixin.qq.com/s/hYU7BnKcuKyMLM_7wSH62w https://www.xilinx.com/support/answers/66314. ...
解决Vivado implementation拥塞的策略方法（一）
摘要:根据官方说法,尝试解决post route里面的拥塞问题,参考文章在策略中一些参数细节的配置方法.参考文章中的 Vivado strategies: 针对性能: Perfornance_Expl ...
Xilinx芯片存储介绍
Xilinx的FPGA芯片中可以作为存储资源的包括LUT.BRAM.URAM: LUT = 64bit BRAM = 36Kb = 18Kb x 2 = 36bit x 512 x 2 URAM = ...

BRAM 和 URAM 大小

BRAM 和 URAM 大小相关推荐

最新文章

热门文章