用了这么久的quartus了，一直都是跟着ppt做，云里雾里的，今天准备总结一些quartus的使用逻辑，个人总结，欢迎勘误（>_<)

1.建立工程文件

这里注意选择设备型号不要出错，不过出错了后面也可以改。

这里以我学校的要求为例，不同学校的设备可能不一样

设备选择界面，后面的一直点next就行

建立好工程文件后就是这个界面：

2.添加元器件来实现某种功能

首先得建立一个原理图文件，Block Diagram/Schematic File

然后往原理图中添加元器件，有两种方法：

（1）使用自带的元器件

右键insert选择symbol

然后选择你需要的元器件就好了

(2）使用Verilog HDL 语言自定义元器件

首先新建一个Verilog HDL文件来写代码

写完之后了保存为.v文件，之后找到该文件，右键选择creat symbol files for the current file

然后你就可以在原理图文件中添加这个元器件了

3.编译运行试试

点击那个三角标，绿色的

这是编译通过之后的界面

4.波形仿真

用来判断原理图有没有出错

自行百度

5.引脚绑定

就是将原理图中的输入输出端口映射到你的实验箱上

自行百度

6.将项目下载到实验箱

自行百度

Quartus使用逻辑相关推荐

Vivado设计锁定与增量编译
本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址.友情提示:(1)增量编译只允许修改当前工程不超过5%的时候才有效,一般应用于较大工程添加修改chipscop ...
【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA
一. 实验要求 1. 实现二输入与非门电路以及其他简单门电路: 2. 在Quartus II 环境下,运用Verilog HDL 语言进行编程开发,并完成对电路工作情况的仿真模拟: 3. 完成配置程序 ...
Quartus计算机组成与设计实验原理图整理（一）——基本逻辑门逻辑实验
一. 实验目的 1．掌握TTL常用逻辑门输入与输出之间的逻辑关系. 2．熟悉TTL中.小规模集成电路的外型.管脚和使用方法. 二. 实验所用QuartII库内器件二输入四异或门 74LS86 三 ...
数字逻辑课程设计多功能电子钟 Quartus II
设计方案 1．系统功能描述 (1) 系统输入:系统状态及校时.定时转换的控制信号为k.set:时钟信号clk,采用1024Hz:系统复位信号为reset.输入信号由按键产生. (2) ...
数字逻辑课程设计#Quartus II
一.设计任务及要求: 设计任务:用Verilog HDL对CPLD芯片EPM240T100C5进行编程,并增加适当的电子元件,设计一个数字电子时钟电路要求: 1．具有"时"&qu ...
用Quartus II Timequest Timing Analyzer进行时序分析：实例讲解 (一)
一,概述用Altera的话来讲,timequest timing analyzer是一个功能强大的,ASIC-style的时序分析工具.采用工业标准--SDC(synopsys design con ...
quartus II Warning 好的时序是设计出来的，不是约束出来的
一.Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings r ...
Quartus使用技巧（一些常用的方法）
自己实验过程中遇到的一些有关Quartus使用的点,记录下来,以免忘记,日后遇到同样或者类似问题可以参照. 1.当发现已经保存的符号文件中,有引脚的标志符(名称)以前写错了怎么办,难道修改原来的BDF ...
利用74LS138实现4-16译码器，并在QuartusⅡ上进行仿真
一.74LS138芯片基本功能介绍在数字集成电路的早期时代, 对于一些常用的小型逻辑, 比如3-8 译码器会被集成进一颗芯片, 例如74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片. 下图 ...

Quartus使用逻辑

1.建立工程文件

2.添加元器件来实现某种功能

（1）使用自带的元器件

(2）使用Verilog HDL 语言自定义元器件

3.编译运行试试

4.波形仿真

5.引脚绑定

6.将项目下载到实验箱

Quartus使用逻辑相关推荐

最新文章

热门文章