ISSP与signaltap联调使用

初次尝试使用ISSP source信号作为模块的激励，用signaltap去抓取probe探针的波形

在程序中添加ISSP IP核

激励source选择8bits，探针probe选择32bits，Gernerate HDL...

在quartus中添加相关的.v和.qsys

在代码中例化ISSP

生成signatap ii的stp，添加需要观察的寄存器信号，设置触发信号为状态机处于S_LN状态

打开In-System Sources and Probes Editor，可以选择在In-System Sources and Probes Editor中下载sof程序，也可以选择在signaltap中下载sof程序。signaltap处于单次抓取状态。

程序下载完成之后，在In-System Sources and Probes Editor中给S[7..0]的Data先写2，再写3，可以触发signaltap的波形捕获条件。注意第一次给S[7..0]写数值时，需要在Processing中点击Write Source Data，然后开启连续read probe data。此时可以在S[7..0]的Data处将数值2修改为数值3即可。

可以看到signaltap中已经捕获到了数据，很奇怪的是ISSP中并未捕获到probe数据，这个有待查找原因。

ISSP与signaltap联调使用相关推荐

FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）
1.什么是ISSP?ISSP有什么用? Quartus II提供了In-System Sources and Probes Editor调试工具,通过JTAG接口使用该工具可以驱动和采样内部节点的逻辑 ...
modelsim与debussy联调环境的搭建
为了方便查看波形,找来了一款软件--debussy,它的一个优点是任你查看设计内信号,只需一个波形文件,如FSDB文件.而不用像modelsim那样想看某些信号,添加了之后还要重新编译仿真,浪费了很多 ...
用了这个 IDE 插件，5分钟解决前后端联调！
点击上方蓝色"程序猿DD",选择"设为星标" 回复"资源"获取独家整理的学习资料! 作者 | 李海庆我是一个 Web 开发前端工程师,受到 ...
FPGA实验三——计数器的实现并用SignalTap验证
实验三 • 1.参照代码,设计一个0-17的计数器,当计数值为17的时候, OV输出1,其他输出0,注意设定合理的信号位宽. • 2.针对以上计数器,修改输出逻辑,当计数值为0-8时, OV输出0,9 ...
从零入门 Serverless | SAE 的远程调试和云端联调
来源 | Serverless 公众号作者 | 弈川阿里巴巴云原生团队导读:本节课程包含三部分内容,前两个部分简单介绍远程调试以及端云联调的原理,最后在 Serverless 应用引擎中进行实际 ...
SpringCloud 应用在 Kubernetes 上的最佳实践 — 诊断（线上联调）
作者 | 纳海阿里巴巴高级开发工程师 **导读:**上篇我们介绍了应用成功上云后,面对应用的管理,如何做可灰度的线上发布,那么当云上的应用行为不符合预期的时候,您会怎么处理呢?修改代码,打包,部署 ...
嵌入式逻辑分析仪SignalTap II 设计范例
嵌入式逻辑分析仪-SigbalTap II,脱离软件仿真,嵌入式逻辑分析仪,多通道数据测试,在没有外置logic的时候.还是比较爽的事情本例中用正弦波.三角波.锯齿波.方波波形数据为参考,简要讲解S ...
SignalTap II逻辑分析仪的使用
一.例子我们使用如图1所示的verilog代码所实现的开关电路作为例子.这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接.它是这样工作的:在时钟(CLOCK_50)的上升沿读 ...
5 分钟解决前后端联调问题，说一说前端代理这件事
简介: 简洁,又能触达痛点的一站式前端代理解决方案,你值得拥有. 作者:寒斜说到前端代理,相信每一个做过前后端联调的同学都有遇到过.当下涉及前后端工程项目的研发,主流模式一定是前后端的分离.它让前后 ...

ISSP与signaltap联调使用

ISSP与signaltap联调使用相关推荐

最新文章

热门文章