摘要

许多开关电容模拟集成电路（例如模数转换器 (ADC) 和采样保持电路）的性能与其精确的电容比直接相关。通常，电容器失配可能由两种误差来源引起：随机失配和系统失配。具有共质心结构的并联单元电容（UC）可以减轻随机失配误差。生成 UC 布局问题的最佳解决方案的复杂性非常高，更不用说同时优化布局和布线问题了。本文评估了现有工作中生成的 UC 布局的性能，并提出了一种替代 UC 布局，以实现最佳比率失配和更好的 SARADC 设计线性性能。结果表明，对于 9 位 SAR ADC 设计，建议的 UC 布局实现了 M = 0.695、有效位数 ENOB = 8.314 位和积分非线性 INL = 0.816 LSB（最低有效位）的比率失配。

许多开关电容模拟集成电路的性能，例如模数转换器 (ADC) 和采样保持 (S/H) 电路，与其精确的电容比直接相关 [Mcnutt 等人。 1994；林等人。 2012]。一般来说，电容器失配可能由两种错误来源引起：随机失配和系统失配 [Mcnutt 等人。 1994；刘等人。 2008；黄等人。 2013]。随机失配通常是由工艺变化引起的，而系统失配主要是由于非对称布局和工艺梯度造成的。为了缓解电容器失配的问题，采用了具有共质心结构的并联单元电容器（UC）[Huang et al。 2013；赛义德和德苏基 2002；黑斯廷斯 2000；罗等人。 2008、2011；陈等人。 2010；林等人。 2011 年、2012 年、2013 年]。

随机失配由加工条件或材料特性的统计波动引起 [Hastings 2000]。两个相同器件的随机变化与器件面积成反比，与器件距离成正比。因此，更接近的设备具有相似的参数，并已在空间相关系数模型中成功解决 [Luo 等人。 2008]。结果表明，具有较高相关系数的布局具有较小的电容比变化，从而实现了较高的良率性能[Luo et al。 2008]。然后，将相关系数模型进一步应用于一组器件（多个电容器），即整体相关系数，用于单位电容器放置问题的优化准则。

除了随机失配外，过程梯度还会导致系统失配[Sayed和Dessouky，2002；Lin等人，2012]。如果两个相同的匹配设备在布局中放置在相距较远的位置，由于过程梯度，它们会经历不相等的效应，从而表现出不匹配[Linetal.2011]。为了同时处理随机和系统的失配问题，Lin提出了对序列表示[Linetal.2011]，然后构建了最小化氧化梯度诱导失配(M)和最大化总体相关系数的模拟退火。该算法进一步成功地实现了电荷再分配(CR)逐级次逼近寄存器(SAR)模数转换器(ADC)设计[Linetal.2012]。

然而，随机失配的总体相关系数被过度简化了 [Huang et al. 2013]。考虑 N 位逐次逼近寄存器 (SAR) ADC 的示意图 [Johns and Martin 1997; Haenzsche 等人。 2010]，采用二分搜索算法。它的数字代码是通过执行N个循环比较来确定的。令标称电容 Ci 等于 2i-1C0，i = 1∼N，其中 C0 为单位电容。寄生电容有两种，如图1(b)所示，(1)基板电容，CTP(顶板)和CBP(底板)； (2) 耦合电容，CCi,i = 0∼N。二进制加权比RCi#指的是Ci#/Ctotal#，其中Ci#=Ci+CCi，Ctotal#=CTP+C0#+C1#+···+CN#。标准偏差测量与其标称值的偏差并量化随机失配。因此，给定一个 N 位 SAR ADC，提供更小的 RCi # 标准偏差很重要，因为 SAR ADC 的线性度主要由准确的二进制加权比率决定。与整体相关系数相比，它测量任何一对单位电容之间的相关系数之和。
此外，寄生电容以及导线互连会导致电路性能严重下降 [Lin et al. 2013]以及路由区域和系统不匹配的增加[Lin et al。 2014]。正如 Haenzsche 等人指出的那样。 [2010] 和朱等人。 [2008]，电容 CTP 导致 SAR ADC 的恒定增益误差。换句话说，如果一个路由方法导致 CCi ≈ 2(i−1)CC0，对于 i > 0，我们有 C# i ≈ 2(i−1)C# 0 和 R# Ci ≈ RCi，其中 RCi 是指理想的二元加权比率。这意味着通过正确选择布线方法，SAR ADC 的布线和布局问题可以简化为仅布局问题。 Lin 等人提出的布线方法和布局。 [2012] 已经证明了可行性。本研究提出了具有相同假设的替代 UC 安置。模拟结果将表明，建议的布局保持与 Lin 等人相同的比率失配 M。 [2012] 但为 9 位 SAR ADC 实现了更好的线性性能。这修改了以前的工作 [Huang et al. 2013]，通过提出新的性能指标，它提供了良好的位置，并同时考虑了比率的方差和比率不匹配。【修改了？】
在下一节中，将回顾优化准则的背景知识。根据提出的布线方法，第 3 节检查了 Lin 等人提出的 9 位 SAR ADC 的 UC 布局。 [2012]。第 4 节提出了另一种 UC 布局并展示了性能比较。最后，在第 5 节中给出了一个简短的结论性意见。

背景

采用具有共质心结构的并联单元电容器（UC）来缓解电容器失配问题。空间相关性测量 UC 阵列放置的分散程度，以减少随机失配。除了随机失配之外，由氧化物梯度引起的系统失配可以通过巧合、对称和压实来消除。本节回顾一般空间相关模型 [Luo et al. 2008] 和氧化物梯度模型 [Sayed 和 Dessouky 2002；林等人。 2012]。让 Cs 和 Ct 在 n×m 数组中用 p 和 q UC 实现。对于任意两个 UC，Ci 和 Cj，位于阵列的第 r 行第 s 列和第 r j 行第 s j 列，它们的空间相关性定义为 ρD(i, j)，其中 ρ 是单位距离相关系数，例如即 0 <ρ < 1 和 D(i, j) 是距离函数。电容器Cs和Ct分别由p和q个单位电容器组成。 Cs 和 Ct 之间的相关系数 ρcst 可以从 Luo 等人中推导出来。 [2008]
相关系数
氧化物梯度

调研

生成优化的 UC 布局的复杂性非常高。例如，阵列大小为 32×32 的 10 位电容阵列具有大约 3*10604 种组合，并且超过 10 位 [Li et al. 2014]。此外，在设计电容器阵列布局时，电容比的精度与布线引起的寄生电容高度相关 [Lin et al. 2014]。因此，已经提出了一些路由感知 UC 布局算法 [Sayed and Dessouky 2002; 林等人。 2012、2014；李等人。 2014]。然而，如果考虑到一些设计约束，UC布局的布局和布线问题可能会减少。假设存在一种布线方法可以使 SAR ADC 第 i 位的耦合电容与 UC 的耦合电容成正比，并且所需布线轨道的相关数量已知，则路由感知 UC 放置问题可以简化为 UC 放置问题。本节简要回顾了 Lin 等人提出的路由感知 UC 布局的简单实现。 [2012] 基于上述假设。

Lin 路由感知算法

假设存在一种布线方法可以使 SAR ADC 第 i 位的耦合电容与 UC 的耦合电容成正比，并且所需布线轨道的相关数量已知，则路由感知 UC 放置问题可以简化为 UC 放置问题。本节简要回顾了 Lin 等人提出的路由感知 UC 布局的简单实现。 [2012] 基于上述假设。
考虑 Lin [2012] 中的路由方法，如图 2 所示，用于 4 位 SAR ADC 设计。 UC的所有顶板都连接到偶数通道，只有一个路由轨道，因为所有顶板都连接在一个公共点，如图1（a）所示，而路由轨道的数量在奇数通道取决于要连接的不同类型 UC 的数量。此外，由于顶板和底板的布线通道分为偶数通道和奇数通道，因此可以避免额外的耦合和重叠电容 [Sayed and Dessouky 2002; 林等人。 2012]。例如，考虑垂直布线通道#3。它的左侧和右侧行包含四种不同的UC：#0、1、2和3。因此，路由通道#3具有四个路由轨道的通道宽度。为了遵循相同的布局环境 [Hastings 2000]，所有垂直布线通道需要具有相同的通道宽度，这取决于奇数通道。在这种情况下，每个垂直通道包含四个布线轨道。由于常规布线方法，相同数量的布线轨迹的 UC 布局具有相同的寄生电容和面积，然后可以通过 Calibre xRC 等商业工具提取电容并馈送到 Monte-Carlo 模拟进行评估电路性能。换句话说，一旦指定了布线轨迹，布线和布局问题就可以简化为布局问题，以满足优化标准。 UC放置可以如下公式化。

UC布局

给定电容比 C9:C8:C7:C6:C5:C4:C3:C2:C1:C0 = 256:128:64:32:16:8:4:2:1:1，基于所述的布线方法在图 2 中，提出了一个 9 位 SARADCUC 布局，如图 3 所示，具有九个布线轨道，以实现最小的氧化物梯度引起的失配和最大的整体相关系数 [Lin et al. 2012]。图3的最下面一行记录了每个奇数通道中的布线轨迹的数量，其中9是最大值，因此每个垂直通道包含9个布线轨迹。在实现布局到布局中之前，我们首先考虑比率失配 M 的计算。

本节首先分析SAR ADC的操作。基于提取的寄生电容，进行蒙特卡罗模拟以评估 INL 和 ENOB。
第 4.2 节讨论了上述关于比率失配 M 的观察结果。最后，提出了一种改进的 UC 布局，其中应用了图 3 中应用于 UC 布局的设计条件。结果将表明，建议的布局保持与图 3 中相同的比率失配 M，并实现更好的 INL 和 ENOB。

除了 Lin 等人的 9 位 UC 布局。 [2012]，Li 等人提出了另一种 9 位 UC 布局。 [2014]。 Li等人的路由风格。 [2014] 与这项工作不同，但是，一旦提供了位置，仍然可以生成相关系数矩阵并馈入以生成随机变量，如前所述。以下仿真条件以单位电容为 30fF，单位电容的标准差为 3fF，布线方式基于 3.1 节。根据 Li 等人的图 10 的位置。 [2014]，电容器 CN，即 C9，均匀分布在整个阵列中 [Li et al. 2014]，预计将达到较低的 Std(RC9 #)。然而，对于 C8 和 C7，电容器分别聚集在阵列的外部位置和阵列的对角线位置。这将增加 Std(RC8 #) 和 Std(RC7 #)。仿真结果列于表 V。

如表五所示，李等人的位置。 [2014] 在电容器 C9 中表现出高离散度，因此 Std(RC9 ENOB 不满足，因为 RC6 # 的标准偏差很大) 可以降低到 0.00078。但是，INL 和 #、RC7 # 和 RC8 #。 RC6#、RC7#和RC8#的大标准偏差在Li等人的位置上已经表现出来。 [2014]，其中电容 C6、C7 和 C8 在空间上更加聚集，而不是在阵列中均匀分布。表 VI 将我们的工作与其他 9 位 SAR ADC 的最新工作进行了比较 [Lin et al. 2012 年和李等人。 2014]。如表 VI 所示，所有比率失配 M 均接近 0.695。在下一节中，我们将证明实现如此小的比率 mismatchM 的贡献归因于将 C0 和 C1 放置在数组的中心条目 [Chen et al. 2010；黄等人。 2013]。 Li等人也提出了这一论点。 [2014]。如前所述，Lin 等人提出了对序列表示。 [2011]，通过模拟退火来最小化 M 并同时最大化整体相关系数。这种方法可以成功地产生更好的比率失配 M。但是，如果得到的 M 大于设计要求，则该过程可能会失败。以下部分提供了一个解决方案。

在下一节中，我们将证明实现如此小的比率 mismatchM 的贡献归因于将 C0 和 C1 放置在数组的中心条目 [Chen et al. 2010；黄等人。 2013]。 Li等人也提出了这一论点。 [2014]。

Lin [2012] 中给出的布局参数包括 t0 = 40nm、γ = 10ppm、Sx = 9.1μm、Sy = 2.6μm 和 H = W = 25μm。布线间距减小到0.9μm。这意味着，对于九个布线轨道，水平间距 Sx 变为 8.1μm。考虑几何参数，Sx = 8.1μm，Sy = 2.6μm，H = W = 25μm，基于相同的计算过程，图3的比率失配M仍然等于0.695。它

该研究还表明，Lin 等人成功地实现了更好的比率错配。 [2012] 归因于将 C0 和 C1 都放置在数组的中心条目中，如 Chen 等人所述。 [2010]。此外，如果 M 不满足设计要求，该方法可能会失败。事实上，这种情况可以通过减小 UC 大小来解决，并且建议的 UC 放置可以实现更好的性能。但是，生成这样的展示位置是一个乏味的过程。正在开发具有最佳或接近最佳性能的 UC 放置的自动生成。

实验指标

蒙特卡洛评估 INL ENOB

值得跟进

通过正确选择布线方法，SAR ADC 的布线和布局问题可以简化为仅布局问题。 Lin 等人提出的布线方法和布局。 [2012] 已经证明了可行性。假设存在一种布线方法可以使 SAR ADC 第 i 位的耦合电容与 UC 的耦合电容成正比，并且所需布线轨道的相关数量已知，则路由感知 UC 放置问题可以简化为 UC 放置问题。本节简要回顾了 Lin 等人提出的路由感知 UC 布局的简单实现。 [2012] 基于上述假设。
如图 3 所示，具有九个布线轨道，以实现最小的氧化物梯度引起的失配和最大的整体相关系数 [Lin et al. 2012]。
事实上，在该方法中成功获得更好的比率失配归因于将 C0 和 C1 都放置在数组的中心条目中，如 Chen 等人所述。 [2010]。在下一节中，我们将证明实现如此小的比率 mismatchM 的贡献归因于将 C0 和 C1 放置在数组的中心条目 [Chen et al. 2010；黄等人。 2013]。 Li等人也提出了这一论点。 [2014]。
如前所述，Lin 等人提出了对序列表示。 [2011]，通过模拟退火来最小化 M 并同时最大化整体相关系数。这种方法可以成功地产生更好的比率失配 M。但是，如果得到的 M 大于设计要求，则该过程可能会失败。 以下部分提供了一个解决方案。

逐次逼近寄存器 ADC 的性能驱动单元电容器布局 2015相关推荐

STM32 逐次逼近寄存器型(SAR)模拟数字转换器(ADC)
是采样速率低于5Msps (每秒百万次采样)的中等至高分辨率应用的常见结构. SAR ADC的分辨率一般为8位至16位,具有低功耗.小尺寸等特点. 这些特点使该类型ADC具有很宽的应用范围,例如便携/ ...
SAR(逐次逼近)型ADC
SAR ADC内部结构 STM32微控制器中内置的ADC使用SAR(逐次逼近)原则,分多步执行转换.转换步骤数等于ADC转换器中的位数.每个步骤均由ADC时钟驱动.每个ADC时钟从结果到输出产生一 ...
Successive Approximation Register ADC逐次逼近寄存器型模数转换器
Successive Approximation ADC Explained https://www.youtube.com/watch?v=h0CGtr4SC9s&list=PLwjK_iy ...
【ADS867x】14 位 500kSPS 4/8 通道 ADC 简介及驱动应用示例
器件特性具有集成模拟前端的 14 位模数转换器 (ADC) 具有自动和手动扫描功能的 4 通道.8 通道多路复用器通道独立可编程输入: ±10.24V.±5.12V.±2.56V.±1.28V.± ...
用于提高开关电容器电路良率的基于公共质心的单元电容器的最佳布局
摘要良率定义为所考虑的电路在容差范围内符合设计规范的概率. 相关系数较高的布局具有较少的失配和较小的电容比变化,从而实现更高的良率性能. 本研究提出了一种新的优化标准,可以快速确定放置是否是最佳的. ...
关于逐次逼近型SAR ADC模数转换器的理解
模数转换器(ADC)模拟信号转换为数字信号,一般分为四个步骤进行,即采样.保持.量化和编码.前两个步骤在采样-保持电路中完成,后两步骤则在ADC中完成.常用的ADC有积分型.逐次逼近型.并行比较型/串 ...
WINCE6.0+S3C2443下ADC在电池驱动应用
********************************LoongEmbedded************************ 作者:LoongEmbedded(kandi) 时间:201 ...
FPGA篇（一）基于verilog的定点开方运算(1)-逐次逼近算法
目录 1.逐次逼近算法描述 2.Verilog实现 3.Testbench编写 1.逐次逼近算法描述逐次逼近算法流程如图 1所示,首先数据输入data[7:0],接着设置实验值D_z[3:0]和确定 ...
python求解平方根的方法_Python分享解平方根的方法 python代码改错，关于逐次逼近和分享平方根...
Python如何使用平方根?所谓喜欢,不过是不清醒时的一种错觉.小编喜欢这种错觉.有那么一瞬间,小编想和你在一起,一辈子. 用Python分享一个数的平方根. At each iteration (l ...

逐次逼近寄存器 ADC 的性能驱动单元电容器布局 2015

摘要

背景

调研

Lin 路由感知算法

UC布局

实验指标

值得跟进

逐次逼近寄存器 ADC 的性能驱动单元电容器布局 2015相关推荐

最新文章

热门文章