bfsk的fpga实现
FSK是数字通信中的一种调制方式。具有较强的抗干扰能力。常用的bfsk其原理比较简单,不同的频率代表不同的信息,比如10khz表示0,20khz表示1,如下图:
采用fpga实现功能的画,需要下面几个部分,分频器,与数据选择器
电路图如下:
对应的veril代码如下
`timescale 1ns / 1ps
//
// Company:
// Engineer:
//
// Create Date: 2020/01/14 06:42:19
// Design Name:
// Module Name: fskd
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//module df(clk,k,f);//分频器input clk;input [31:0]k;output reg f=0; reg [31:0]cnt=0;always@(posedge clk)//alway下只能用regbegincnt=cnt+1;if(cnt==k)cnt=0;if(cnt==0)f<=~f;end
endmodulemodule ds(f0,f1,pin,pout);//选择器input wire f0;input wire f1;input wire pin;output wire pout; assign pout=(pin==0)?f0:f1;
endmodulemodule fskd(clk,pin,pout);
input clk;
input pin;
output pout;
wire pout;
wire f0;
wire f1;
parameter k0=50000;
parameter k1=25000;
df df0(clk,k0,f0);
df df1(clk,k1,f1);
ds ds01(f0,f1,pin,pout);
endmodule
仿真代码如下,未调信号用的方波
`timescale 1ns / 1ps
//
// Company:
// Engineer:
//
// Create Date: 2020/01/14 07:03:49
// Design Name:
// Module Name: fsks
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
////module fskd(clk,pin,pout);
//module df(clk,k,f);//分频器
//module ds(f0,f1,pin,pout);//选择器
module fsks();reg[32:0]cnt=0;reg clk=0;reg pin=0;wire pout;fskd fskd0(.clk(clk),.pin(pin),.pout(pout));initialforeverbeginrepeat(1000000)begin#1 clk<=~clk;endpin=~pin;end
endmodule
得到的电路图和仿真波形如
有一个分频器和数据选择器放到了一起
bfsk的fpga实现相关推荐
- Intel发布FPGA
Intel发布FPGA FPGA概述 FPGA(Field Programmable Gate Array)是在PAL (可编程阵列逻辑).GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物. ...
- 芯片IP,SOC,FPGA智能卡
芯片IP,SOC,FPGA智能卡 华夏芯(北京)通用处理器技术有限公司(以下简称"华夏芯")是创新的异构处理器 IP 提供商和芯片解决方案提供商,集团总部在北京,并分别在上海.纽约 ...
- FPGA多功能应用处理器
FPGA多功能应用处理器 编解码加速卡 概述: 对于H.265/HEVC/VP9编解码处理,FPGA编解码加速卡方案有着完善的功能和preset配置,支持最多的有利于提高画质和降低bitrate的功能 ...
- Xilinx FPGA全局介绍
Xilinx FPGA全局介绍 现场可编程门阵列 (FPGA) 具有诸多特性,无论是单独使用,抑或采用多样化架构,皆可作为宝贵的计算资产:许多设计人员并不熟悉 FPGA,亦不清楚如何将这类器件整合到设 ...
- 利用UltraScale和UltraScale+FPGA和MPSOC加速DSP设计生产力
利用UltraScale和UltraScale+FPGA和MPSOC加速DSP设计生产力 Accelerating DSP Design Productivity with UltraScale an ...
- 英特尔Intel® Arria® 10 FPGA加速器设计
英特尔Intel® Arria® 10 FPGA加速器设计 Introducing the Intel® Vision Accelerator Design with Intel® Arria® 10 ...
- 软件工具将GPU代码迁移到fpga以用于AI应用
软件工具将GPU代码迁移到fpga以用于AI应用 Software tools migrate GPU code to FPGAs for AI applications 人工智能软件初创公司Mips ...
- Xilinx Zynq FPGA Boards板
Xilinx Zynq FPGA Boards板 Xilinx Zynq FPGA Boards 介绍 Styx是一个易于使用的Zynq开发模块,具有Xilinx的Zynq ZC7020 SoC和FT ...
- 如何为应用选择最佳的FPGA(下)
如何为应用选择最佳的FPGA(下) How to select an FPGA board? FPGA板的选择在很大程度上受FPGA本身的影响,也受整个板的特性和性能的影响.们已经在上面的章节中讨论了 ...
最新文章
- lnmp集成开发环境安装pdo_dblib扩展
- 访问一个HTTPS的网站的大致流程
- VTK:Utilities之DataAnimation
- java打开文件出错_打开文件错误太多,java.io.FileNotFoundException
- 分布式会话拦截器2 - 会话判断
- MyEclipse6.5安装SVN插件的方法--在线安装
- poj1284 Primitive Roots
- centOS配置国内镜像
- 系统集成资质 - 案例分析与常规题答案
- MySQL--mysqldump的权限说明
- CKEditor5富文本编辑器在vue中的使用
- 工作3年以上的程序员现在都在做什么工作?
- 星星之火,可以燎原|”分阶段“裂变带来1周1万+垂直户
- pvs-stdio ue4_PlatformIO中的PVS-Studio集成
- 看李佩甫的长篇小说《生命册》的感悟
- Room 使用及初步分析
- 2022年07月数据库排行榜
- Error in invoking target 'agent nmhs' of makefile
- 【论文笔记】Deep Reinforcement Learning for Robotic Pushing and Picking in Cluttered Environment
- 2016全球大数据战略版图剖析(4):分析篇下