以太网口差分电平_高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术...
前言
物理信号
预加重
差分传输线
参考资料
前言
对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xilinx的GTX/H以及以此为底层架构的众多协议,发送以及接收差分信号线都是以此为标准,在管脚约束页面上,也是没有开放出来的。至于预加重技术,毫无疑问,是高速串行技术的必然选择,这是因为在高速链路中处于过渡阶段的bit会受到ISI的影响等。
可能对于数字工程师来说,本文过于硬件化,过于物理化,应该是一般硬件工程师应该关注的内容,但作为FPGA上的数字工程师来说,我们几乎每天都与高速串行总线打交道,而你却不知无论是X家提供的或者A家提供的Transceiver或Serdes背后是怎么的硬核电路,未免也太不专业了!
物理信号
吉比特SERDES的物理实现通常采用基于差分的电接口的形式。共有三种常见的差分信号形式:
- 低压差分信号(LVDS);
- 低压伪发射极耦合逻辑(LVPECL);
- 电流模式逻辑(CML);
吉比特链路首选CML。它是最常见的接口类型,通常提供交流或直流终端和可选择的输出驱动。一些输入提供内置的线路均衡和/或内部端接。通常,终端阻抗也是可选的。
LVDS是一般差分信号常用的接口类型,例如Xilinx的管脚约束中时常对差分引脚的约束,其电平选择为:
而CML即电流模式逻辑;基于差分的电接口,非常适合吉比特链路。
我们知道,在上述引脚约束页面,Transceiver的TXP/TXN以及RXP/RXN的引脚电平标准是不可选的,其实只是没有开放选择,人家固定好了,不需要你选择,如下相关数据手册也有体现:
RocketIO™ Transceiver User Guide[1]
基于高速的需求和传统技术的弊端,Xilinx在Virtex2 Pro以及更高系列的部分FPGA内部集成了能实现高速数据收发RocketI/O模块,采用了CML(CurrentModeLogic)、CDR、线路编码(8B/10B)和预加重等技术的RocketI/O硬核模块,可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响,从而使传输速率进一步提高,最高可达10Gbps以上,可用于实现吉比特以太网、PCI-Express等常用接口。
这便是Xilinx的高速互联解决方案。
下图显示了CML类型的驱动程序。高速驱动器的概念非常简单,两个电阻之一始终流过的电流与另一个电阻流过的电流不同。
下图说明了MGT接收器。
预加重
吉比特驱动器的最重要的特性也许是其执行预加重的能力。预加重是指在过渡开始时故意过度驱动。在没有经验的人眼里,它看起来像一个故障,它看起来像过冲和欠冲,可以表明设计不好。为了理解为什么要这样做,我们需要了解符号间干扰(ISI)。
当串行流中包含若干个相同值的位时间,然后是短的(1或2)相反值的位时间时,就会发生ISI(符号间干扰)。在较短的值时间内,介质(传输路径电容)的充电时间较短,所以产生的振幅较低。
如下图所示:
由上图可见,在多个连续的比特之后有一个持续时间较短的比特,这个比特就会受到ISI的干扰,产生较小的幅值。
由于存在ISI,持续时间较长的比特允许较大的充电时间,但是单比特的时间无法补偿。解决这个问题的办法是对每个过渡进行过载,而对任何连续的相同值的比特进行欠载,这有时称为去加重。
但使用了预加重后,眼图对比:
可见,预加重之后,信号的眼图轮廓变得更加的清晰,眼图的各项指标自然就好多了,这也是众多高速总线对外部高速串行信号进行处理的一种常见的办法,经过预加重等操作,让原本可能不达要求的信号变得质量好了起来。
关于眼图的相关内容,可见:高速串行总线设计基础(四)眼图的形成原理[2]
预加重可以通过使用两个CML驱动器并联来实现,其中一个驱动器在另一个驱动器之后延迟一个比特时间。下图显示了一个示例电路和驱动晶体管获得输出的波形。
差分传输线
数字设计工程师和PCB设计人员曾经认为迹线(traces)是简单的互连或导线。事实上,原型的建立是使用一种被称为线经(wire warping)的技术。传输线和传输线理论不一定被应用。当迹线的传播延迟是信号上升时间的极小部分时,这是令人满意的。但随着信号频率的增加,传输线理论不得不进入PCB设计过程。对于吉比特操作来说,这不仅包括传输线和受控阻抗,还包括差分对受控阻抗。差分对阻抗匹配迹线是指相邻运行的两条迹线。线对之间的间距允许迹线之间发生耦合。如果迹线相距较远,则称为弱耦合。如果迹线较近,则称为强耦合。
弱耦合:
如果给定的走线长度和叠层会产生给定的阻抗,则耦合也会影响走线的阻抗。差分对的相同几何形状将具有不同的阻抗。任何给定阻抗的确切尺寸会因材料而异,但电路板制造商通常可以提供确切尺寸。称为场求解器的工具/数学模型也可以计算数字。下图显示了受控阻抗差分迹线的主要类型-微带,带状线,偏移带状线和宽边耦合。
下表包含受控阻抗差分走线类型。
参考资料
A Comparison of CML and LVDS for High-Speed Serial Links[3]
CML logic supports in Virtex-7 FPGA (415T)[4]
RocketIO™ Transceiver User Guide[5]
注:本文首发高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术[6]
参考资料
[1]
RocketIO™ Transceiver User Guide: https://www.xilinx.com/support/documentation/user_guides/ug024.pdf
[2]
高速串行总线设计基础(四)眼图的形成原理: https://www.ebaina.com/articles/140000005094
[3]
A Comparison of CML and LVDS for High-Speed Serial Links: https://www.cypress.com/file/74011/download#:~:text=CML%20%28Current%20Mode%20Logic%29%20is%20a%20de%20facto,typical%20CML%20transmitter%2Freceiver%20structure%20is%20shown%20in%20Fig-
[4]
CML logic supports in Virtex-7 FPGA (415T): https://forums.xilinx.com/t5/Other-FPGA-Architecture/CML-logic-supports-in-Virtex-7-FPGA-415T/td-p/504345
[5]
RocketIO™ Transceiver User Guide: https://www.xilinx.com/support/documentation/user_guides/ug024.pdf
[6]
高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术: https://www.ebaina.com/articles/140000005205
以太网口差分电平_高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术...相关推荐
- xilinx管脚差分端接_高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术...
前言 物理信号 预加重 差分传输线 参考资料 前言 对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xilinx的G ...
- 高速串行总线设计基础(八)揭秘SERDES高速面纱之CML电平标准与预加重技术
文章目录 前言 物理信号 预加重 差分传输线 参考资料 前言 对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xil ...
- 高速串行总线设计基础(四)眼图的形成原理
前言 眼图的形成原理 眼图的参数含义 眼图的模板 眼图的识别依据? 前言 眼图的测量对于高速串行总线的重要性不言而喻,眼图反映了总线通道环境的优劣,信号的好坏等等,正确的识别眼图是一项基础技能,如果具 ...
- 高速串行总线设计基础(三)SERDES的通用结构介绍
文章目录 前言 SERDES的基本构造 SERDES的通用框图 市场上的SERDES或Transceiver展示 Xilinx的Transceiver架构展示 Altera的SERDES介绍 往期回顾 ...
- 高速串行总线设计基础(七)揭秘SERDES高速面纱之时钟校正与通道绑定技术
文章目录 前言 时钟校正 接收和发送缓冲区 通道绑定 参考文献 前言 上篇文章讲了高速串行总线中的数据包核参考时钟的相关内容,见:高速串行总线设计基础(六)揭秘SERDES高速面纱之数据包与参考时钟要 ...
- 高速串行总线系列(2)高速串行总线技术总览
文章目录 嵌入式高速串行总线技术应用对比 SRIO总线 JESD204总线 PCIE SATA总线 Aurora FC标准 VPX架构 嵌入式高速串行总线技术应用对比 SRIO总线 SRIO(Seri ...
- 高速串行总线设计基础(五)揭秘SERDES高速面纱之多相数据提取电路与线路编码方案
文章目录 前言 多相数据提取电路 线路编码方案 8B/10B编解码 运行差异(Running Disparity) 控制字符 Comma 检测 加扰技术 参考文献 前言 SERDES可以工作在多吉比特 ...
- 高速串行总线系列(3)GTX/GTH 物理层结构分析
文章目录 前言 Transceiver总览 MGT BANK QUAD GTX CHANNEL TRANSMITTER FPGA TX Interface TX 8B/10B Encoder TX G ...
- 【总线】高速串行总线的概述
高速串行总线技术的优点及共同点 优点: 1.更高的传输数据速率: 2.更好的信号完整性:并行总线的多位数信号间的相互串扰,码间同步困难,在高速率运行时,误码率进一步提高,目前的高速串行总线采用差分信号 ...
最新文章
- CoffeeScript 存在操作符“?” 详解
- python生成表格文件_python 读取excel文件生成sql文件实例详解
- 关于NullPointerException
- myelcipse和maven搭建项目
- raid 物理盘缓存状态_使用MegaCli工具查看Raid磁盘阵列状态
- 移动端UI自动化Appium测试——Appium server两种启动方式
- silverlight-Canvas中1像素的线变成了2像素
- python pyqt教程_『开发技巧』PyQt5入门教程
- 六大场景下,模型分数如何应用?
- 一些不好理解的名词解释
- 全国机器人足球锦标赛
- 怎么设计一种雷达成像系统代码_光纤阵列成像激光雷达系统的设计
- 使用Springboot+Feign Clients快速搭建REST客户端应用
- Matlab 生成方波信号
- java simon_Java Simon
- 网吧计算机配置特点,揭秘:网吧电脑配置很低,却怎么用也不卡顿,这是为什么呢?...
- FLOTHERM 10.1软件热分析仿真基础培训 风冷 水冷 自冷视频教程
- WPF开发必备--类库
- MAC:屏蔽独立显卡的声卡模块,使用ALC883集成声卡
- Visual Studio 2022 vcvarsXXX.bat文件所在的目录