串行AD芯片ADC12S021的时序问题

ADC124S021

4 Channel, 50 ksps to 200 ksps, 12-Bit A/D Converter

在接触ADC124S021这个芯片以前，我一直以为AD芯片都是串行输出的，好多个引脚（起码一位数字输出一个管脚吧）。这个我用手拿起来都费劲的10管脚小芯片居然是12位AD，还是4通道的。

我第一次写单片机程序就要控制这个小东西，结果开始的时候时序还搞错了。偏偏用的单片机还是贴片的AT89S52，不能仿真（反正我公司只有直插的那种仿真器），我弄了好长时间才发现是AD时序的错误。后来严格按照芯片手册上的时序来写，终于成功采集到数了。

该AD芯片的时序图如图所示。按照图示的时序具体操作步骤如下。（1）CS=0；（2）SCLK=1写入Bn（7-0分别在第1到8个时钟周期写入）SCLK=0;（3）读取DBn（DB11-DB0分别在第5到16个时钟周期读取），SCLK=1；（4）重复进行（1）、（2）、（3）1次（这个输出的数据应该是前一次写入的通道号或默认的通道号的

串行AD芯片ADC12S021的时序问题相关推荐

基于AT89C51单片机实现串行总线芯片测试实验平台的设计
应用串行接口芯片扩展系统时,在初步选择了串行接口的芯片后,为了对芯片的资源更好地了解,开发者一般在系统设计前搭建一个简单的硬件电路并编制相应的软件对其测试,待性能验证后再确定最终的设计方案｡本文根据这 ...
新手学习FPGA----如何将软硬件程序固化进串行Flash芯片EPCS
如何将软硬件程序固化进串行Flash芯片EPCS 在FPGA芯片的使用中,软硬件程序可通过JTAG口下载进FPGA芯片中,程序可立即执行,并且在掉电后程序丢失.为了避免这种情况的出现,可使用串行FLa ...
【微机接口】可编程串行异步通信芯片8250
8250能实现数据串并变换,实现全双工异步通信. 支持异步通信协议,数据格式.通信速率由初始化编程设定. 内部有中断机制,CPU可用查询中断方式与之交换信息. 8250内部寄存器: 发送保持寄存器: ...
51单片机之IO口扩展——74HC165芯片并行转串行实验
我们都知道通信从大的方面有两种:串行和并行.串行的最大优点是占用总线少,但是传输速率低:并行恰恰相反,占用总线多,传输速率高.市面上有很多这样的芯片,有串入并出的(通俗讲就是一个一个进,最后一块出来 ...
FPGA 20个例程篇：4.串行DAC输出模拟电压控制LED亮度
二.常用通信协议,摸索探究: 4.串行DAC输出模拟电压控制LED亮度 TLC5615是一颗在实战项目中广泛使用的串行DAC,通过这个例程的学习实践,一方面我们可以掌握SPI通信的底层逻辑,另一方面D ...
3.3 SPI串行Flash配置模式
SPI串行Flash配置模式 1．SPI串行配置介绍串行Flash的特点是占用管脚比较少,作为系统的数据存贮非常合适,一般都是采用串行外设接口(SPI 总线接口).Flash 存贮器与EEPROM ...
HyperLynx（二十九）高速串行总线仿真（一）
高速串行总线仿真(一) 1.高速串行接口 2.SERDES(串行/解串器)架构 3.高速串行链路仿真拓扑结构 4.高速串行信号仿真流程 5.IBIS-AMI模型 6.高速串行信号仿真方法随着电子产品 ...
东芝线阵CCD芯片TCD1305DG驱动时序设计
最近在做微型光谱仪,用到了东芝的CCD芯片TCD1305DG,该芯片是单行3648像素,输出信号是时间上离散的模拟信号,典型输出速率为0.5M,即每2000ns输出一个像素值(模拟信号),芯片内部集成 ...
高速串行总线的设计基础（一）同步时序模型介绍
文章目录前言芯片间通信的时序模型系统同步源同步自同步并串转换串并转换时钟/数据恢复参考文章前言高速信号设计涉及到方方面面的知识积累,也许TOC你认为即使没有掌握甚至没有听过一些高 ...

串行AD芯片ADC12S021的时序问题

串行AD芯片ADC12S021的时序问题相关推荐

最新文章

热门文章